一种电平移位电路制造技术

本发明专利技术涉及集成电路技术领域，尤其涉及一种电平移位电路，本发明专利技术相对于传统的电路增加了第一钳位电路和第二钳位电路，通过两个串联的栅源电压把IO接口电压至少降低两个阈值电压，这样确保第一NMOS管和第二NMOS管可以采用更低耐压的器件；增加了互钳下拉NMOS管，可以确保第一节点NET1和第二节点NET2的电压最高达到电源或者最低达到地，避免出现中间电压造成电路大漏电。通过这些措施，选用的第一NMOS管和第二NMOS管的器件耐压要比传统的电路中相应的器件耐压要低。低耐压的器件具有更低的阈值电压，更容易在低电平CORE电压信号的控制下发生沟道导通，实现电平移位功能。实现电平移位功能。实现电平移位功能。

【技术实现步骤摘要】
一种电平移位电路


[0001]本专利技术涉及集成电路
，尤其涉及一种电平移位电路。

技术介绍

[0002]在SOC系统内，一般使用电压转换电路把较高电平的IO接口电压转变为较低电平的内部电路CORE电压。因此，系统往往存在多个电平不同的电压域，每个电压域内MOS管的耐压值可能不相同，这样可以在每个电压域内实现最小电路面积，降低芯片成本。由于涉及到不同的工作电压，不同电压域的信号之间需要进行电平移位，保证信号翻转的准确性。电平移位电路成为联系两个不同电压域电路的唯一选择。
[0003]传统的电平移位电路如图2所示。倒相器INV1A_1P2、INV2A_1P2的电源电压为CORE电压，器件的耐压值较低，这里假设为1.2V(1P2)；它们串联在一起，产生低电平的输入正反相信号。倒相器INV3A_3P3、INV4A_3P3的电源电压为IO接口电压，器件耐压值较高，这里假设为3.3V(3P3)；它们串联在一起，产生高电平的缓冲输出信号。NMOS管NM1A_3P3和NM2A_3P3，PMOS管PM1A_3P3和PM2A_3P3，这四个器件耐压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平移位电路，其特征在于：包括第一倒相器INV1B_0P8、第二倒相器INV2B_0P8、第三倒相器INV3B_3P3、第四倒相器INV4B_3P3、第一PMOS管PM1B_3P3、第二PMOS管PM2B_3P3、第一NMOS管NM1B_2P5、第二NMOS管NM2B_2P5、第一钳位电路、第二钳位电路和互钳下拉NMOS管，所述的第一倒相器INV1B_0P8和第二倒相器INV2B_0P8产生电平移位所需的输入正反相信号，第三倒相器INV3B_3P3和第四倒相器INV4B_3P3对输出电平移位信号进行缓冲，第一PMOS管PM1B_3P3、第二PMOS管PM2B_3P3、第一NMOS管NM1B_2P5和第二NMOS管NM2B_2P5实现信号由低电平到高电平的转换，第一钳位电路用于保证第一NMOS管NM1B_2P5的漏极电压不超过自身的耐压值，第二钳位电路用于保证第二NMOS管NM2B_2P5的漏极电压不超过自身的耐压值，互钳下拉NMOS管用于保证第三倒相器INV3B_3P3的输入电压下拉到地。2.根据权利要求1所述的一种电平移位电路，其特征在于：第一钳位电路包括第三NMOS管NM3B_3P3和第五NMOS管NM5B_3P3，第五NMOS管NM5B_3P3的栅极接IO电压VIN_3P3，第五NMOS管NM5B_3P3的漏极接第一PMOS管PM1B_3P3的漏极，第五NMOS管NM5B_3P3的源极接第三NMOS管NM3B_3P3的漏极，第三NMOS管NM3B_3P3的栅极和漏极短接，第三NMOS管NM3B_3P3的源极接第一NMOS管NM1B_2P5的漏极。3.根据权利要求2所述的一种电平移位电路，其特征在于：第二钳位电路包括第四NMOS管NM4B_3P3和第六NMOS管NM6B_3P3，第六NMOS管NM6B_3P3的栅极接IO电压VIN_3P3，第六NMOS管NM6B_3P3的漏极接第二PMOS管PM2B_3P3的漏极，第六NMOS管NM6B_3P3的源极接第四NMOS管NM4B_3P3的漏极，第四NMOS管NM4B_3P3的栅极和漏极短接，第四NMOS管NM4B_3P3的源极接第二NMOS管NM2B_2P5的漏极。4...

【专利技术属性】
技术研发人员：庞坚，
申请(专利权)人：芯河半导体科技无锡有限公司，
类型：发明
国别省市：