碳化硅肖特基二极管的结构、制造方法及电力电子设备技术

一种碳化硅肖特基二极管的结构、制造方法及电力电子设备，属于半导体技术领域，通过包括外延层和肖特基金属层；外延层上设有依次排列的多个P型区；在外延层上表面沉积有肖特基金属层；P型区为亚微米级；由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。肖特基二极管。肖特基二极管。

【技术实现步骤摘要】
碳化硅肖特基二极管的结构、制造方法及电力电子设备


[0001]本申请属于半导体
，尤其涉及一种碳化硅肖特基二极管的结构、制造方法及电力电子设备。

技术介绍

[0002]碳化硅肖特基二极管是融合PN结及肖特基结的器件,其基本元胞结构是在两个PN结之间插入肖特基结，通过两个PN结夹断电场，降低肖特基结处的电场强度，具备较低的反向恢复时间及超软的恢复特性，被广泛应用在电源领域中。在碳达峰、碳中和的时代背景下，对该器件的需求越来越广泛，同时对该器件的性能提出低正向压降和低漏电流的要求。
[0003]相关的碳化硅肖特基二极管的结构改进方式如下：（1）在电流密度相同及低漏电流的情况下，可以通过增加芯片的面积降低正向压降，但增加了芯片成本，市场很难接受；（2）增加肖特基元胞的尺寸，虽然提升了正向电流密度，但漏电流随之变大；（3）通过剪薄技术，降低欧姆接触电阻，有利于降低正向压降，但容易产生碎片，不利于经济成本；（4）通过光刻及刻蚀技术使PN结注入区在1μm以下，但现阶段该器件主要在4至6寸线进行生产，光刻及刻蚀线宽达不到设计需求，故受到现有制程的最小线宽的限制。
[0004]故相关的碳化硅肖特基二极管存在无法在降低正向压降的同时减小漏电流的缺陷。

技术实现思路

[0005]本申请的目的在于提供一种碳化硅肖特基二极管的结构、制造方法及电力电子设备，旨在解决相关的碳化硅肖特基二极管无法在降低正向压降的同时减小漏电流的问题。
[0006]本申请实施例还提供了一种碳化硅肖特基二极管的制造方法，其特征在于，所述制造方法包括：步骤A：在衬底上表面形成外延层；步骤B：在所述外延层上表面形成二氧化硅掩膜层；步骤C：在所述二氧化硅掩膜层上表面形成氮化硅层；其中，所述氮化硅层部分填充所述二氧化硅掩膜层中的牺牲区域，以形成第一凹槽；步骤D：移除所述氮化硅层的上表面且保留所述二氧化硅掩膜层侧壁上的所述氮化硅层以形成第一复合层，且使所述第一凹槽延伸至所述外延层上表面；其中，所述第一复合层包括二氧化硅区和氮化硅区；步骤E：移除所述二氧化硅区以形成第二凹槽，得到氮化硅掩膜层；步骤F：在所述氮化硅掩膜层上表面形成BPSG层；其中，所述BPSG层完全填充所述第一凹槽和所述第二凹槽；步骤G：移除所述BPSG层的上表面，以形成第二复合层；所述第二复合层包括BPSG
区和氮化硅区；步骤H：移除所述第二复合层中的氮化硅区，以形成BPSG掩膜层；步骤I：在所述BPSG掩膜层上表面离子注入以形成多个P型区；步骤J：移除所述BPSG掩膜层，沉积碳膜并高温退火，移除所述碳膜后，在所述外延层上表面形成肖特基金属层。
[0007]在其中一个实施例中，所述步骤B包括：在所述外延层上表面形成二氧化硅层；通过显像移除所述二氧化硅层的牺牲区域以形成二氧化硅掩膜层；其中，所述牺牲区域在所述二氧化硅层中依次排列。
[0008]在其中一个实施例中，所述BPSG掩膜层中包括微孔，所述微孔的位置与所述氮化硅区相对应。
[0009]在其中一个实施例中，步骤I具体为：以所述BPSG掩膜层作掩膜，在所述外延层的所述微孔处注入铝离子以形成多个所述P型区。
[0010]本申请实施例还提供了一种根据上述的碳化硅肖特基二极管的制造方法制造出的碳化硅肖特基二极管的结构，包括外延层和肖特基金属层；所述外延层上设有依次排列的多个P型区；在所述外延层上表面沉积有所述肖特基金属层;所述P型区为亚微米级。
[0011]在其中一个实施例中，所述外延层为N
‑
层；所述P型区与所述N
‑
层形成PN结。
[0012]在其中一个实施例中，所述肖特基金属层为钛、银或镍中的一种；所述外延层为碳化硅。
[0013]在其中一个实施例中，所述外延层设置于衬底的上表面；所述衬底为N+衬底；所述衬底为碳化硅。
[0014]在其中一个实施例中，每两个所述P型区之间的间距为微米级。
[0015]本申请实施例还提供一种电力电子设备，所述电力电子设备包括上述的碳化硅肖特基二极管的结构。
[0016]本专利技术实施例与现有技术相比存在的有益效果是：由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
附图说明
[0017]为了更清楚地说明本专利技术实施例中的技术专利技术，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本申请一实施例提供的碳化硅肖特基二极管的结构的一种结构示意图；图2为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成外延层的一种
示意图；图3为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成二氧化硅层的一种示意图；图4为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成二氧化硅掩膜层的一种示意图；图5为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成氮化硅层的一种示意图；图6为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成第一复合层的一种示意图；图7为本申请实施例提供的碳化硅肖特基二极管的制造方法中得到氮化硅掩膜层的一种示意图；图8为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成BPSG层的一种示意图；图9为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成第二复合层的一种示意图；图10为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成BPSG掩膜层的一种示意图；图11为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成多个P型区的一种示意图；图12为本申请实施例提供的碳化硅肖特基二极管的制造方法中移除BPSG掩膜层的一种示意图；图13为本申请实施例提供的碳化硅肖特基二极管的制造方法中沉积碳膜的一种示意图；图14为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成肖特基金属层的一种示意图。
具体实施方式
[0019]为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0020]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0021]需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅肖特基二极管的制造方法，其特征在于，所述制造方法包括：步骤A：在衬底上表面形成外延层；步骤B：在所述外延层上表面形成二氧化硅掩膜层；步骤C：在所述二氧化硅掩膜层上表面形成氮化硅层；其中，所述氮化硅层部分填充所述二氧化硅掩膜层中的牺牲区域，以形成第一凹槽；步骤D：移除所述氮化硅层的上表面且保留所述二氧化硅掩膜层侧壁上的所述氮化硅层以形成第一复合层，且使所述第一凹槽延伸至所述外延层上表面；其中，所述第一复合层包括二氧化硅区和氮化硅区；步骤E：移除所述二氧化硅区以形成第二凹槽，得到氮化硅掩膜层；步骤F：在所述氮化硅掩膜层上表面形成BPSG层；其中，所述BPSG层完全填充所述第一凹槽和所述第二凹槽；步骤G：移除所述BPSG层的上表面，以形成第二复合层；所述第二复合层包括BPSG区和氮化硅区；步骤H：移除所述第二复合层中的氮化硅区，以形成BPSG掩膜层；步骤I：在所述BPSG掩膜层上表面离子注入以形成多个P型区；步骤J：移除所述BPSG掩膜层，沉积碳膜并高温退火，移除所述碳膜后，在所述外延层上表面形成肖特基金属层。2.根据权利要求1所述的碳化硅肖特基二极管的制造方法，其特征在于，所述步骤B包括：在所述外延层上表面形成二氧化硅层；通过显像移除所述二氧化硅层的牺牲区域以形成二氧化硅掩膜层；其中，所述牺牲区域在所述二氧化硅层中依次排列。3.根据权利要求1...

【专利技术属性】
技术研发人员：张益鸣，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：