存储器阵列和用于形成包括存储器单元串的存储器阵列的方法技术

本申请案的实施例涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种存储器阵列包括具有上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合。所述上部导体材料和下部导体材料包括相对彼此不同的组成。横向间隔开的存储器块各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层面和导电层面。存储器单元的沟道材料串延伸穿过所述绝缘层面和所述导电层面并且穿过所述上部导体材料到达所述下部导体材料中。所述沟道材料串的所述沟道材料直接电耦合到所述导体层面的所述上部导体材料和下部导体材料。居间材料横向处于横向紧邻的所述存储器块之间并且纵向沿着横向紧邻的所述存储器块。公开包含方法的其它实施例。公开包含方法的其它实施例。公开包含方法的其它实施例。

【技术实现步骤摘要】
存储器阵列和用于形成包括存储器单元串的存储器阵列的方法


[0001]本文中所公开的实施例涉及存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个体存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每个存储器单元可通过感测线和存取线的组合唯一地寻址。
[0003]存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个体存储器单元可经配置以存储两个以上水平或状态的信息。
[0004]场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0006]NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可逆地可编程的竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠式存储器单元。
[0007]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案
中的任一个中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含限定个别字线的接触区的个别“台阶”(替代地被称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

技术实现思路

[0008]根据本专利技术的一个实施例，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合，所述上部导体材料和下部导体材料包括相对彼此不同的组成；在所述导体层面上方形成包括竖直交替的第一层面和第二层面的堆叠，所述堆叠包括横向间隔开的存储器块区，所述第一层面的材料具有与所述第二层面的材料不同的组成；形成延伸穿过所述第一层面和所述第二层面并且穿过所述上部导体材料到达所述下部导体材料中的沟道材料串；和形成横向处于横向紧邻的所述存储器块区之间并且纵向沿着横向紧邻的所述存储器块区的居间材料。
[0009]根据本专利技术的另一实施例，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合，所述上部导体材料和下部导体材料包括相对彼此不同的组成；在所述导体层面上方形成将包括竖直交替的第一层面和第二层面的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层面的材料具有与所述第二层面的材料不同的组成，所述第二层面的最下部处于所述最下部第一层面下方；在所述下部部分上方形成所述堆叠的上部部分的所述竖直交替的第一层面和第二层面，且形成沟道材料串，所述沟道材料串穿过所述第一层面和所述第二层面并且穿过所述上部导体材料延伸到所述下部部分中；将水平延长的沟槽形成到所述堆叠中，所述水平延长的沟槽个别地处于横向紧邻的所述存储器块区之间且延伸到所述最下部第一层面；穿过所述沟槽从所最下部第一层面各向同性地蚀刻所述牺牲材料；在所述各向同性蚀刻之后去除所述最下部第二层面；在去除所述最下部第二层面之后，在最下部第一层面中形成将所述个别沟道材料串的所述沟道材料与所述导体层面直接电耦合在一起的导电材料；和形成横向处于横向紧邻的所述存储器块区之间并且纵向沿着横向紧邻的所述存储器块区的居间材料。
[0010]根据本专利技术的又一实施例，提供一种存储器阵列。所述存储器阵列包括：包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合，所述上部导体材料和下部导体材料包括相对彼此不同的组成；横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层面和导电层面，存储器单元的沟道材料串延伸穿过所述绝缘层面和所述导电层面并且穿过所述上部导体材料到达所述下部导体材料中，所述沟道材料串的所述沟道材料直接电耦合到所述导体层面的所述上部导体材料和下部导体材料；和居间材料，其横向处于横向紧邻的所述存储器块之间且纵向沿着横向紧邻的所述存储器块。
[0011]根据本专利技术的再一实施例，提供一种存储器阵列。所述存储器阵列包括：包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合，
所述上部导体材料和下部导体材料包括相对彼此不同的组成；横向间隔开的存储器块，其各自包括竖直堆叠，所述竖直堆叠包括交替的绝缘层面和导电层面，存储器单元的沟道材料串延伸穿过所述绝缘层面和所述导电层面，所述沟道材料串的所述沟道材料直接电耦合到所述导体层面的所述上部导体材料和下部导体材料；虚设支柱，其延伸穿过所述绝缘层面和所述导电层面并且穿过所述上部导体材料到达所述下部导体材料中；和居间材料，其横向处于横向紧邻的所述存储器块之间并且纵向沿着横向紧邻的所述存储器块。
附图说明
[0012]图1是根据本专利技术的实施例的处理中的衬底的一部分的横截面示意图，其为穿过图2中的线1
‑
1所截取。
[0013]图2是穿过图1中的线2
‑<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且与之直接电耦合，所述上部导体材料和下部导体材料包括相对彼此不同的组成；在所述导体层面上方形成包括竖直交替的第一层面和第二层面的堆叠，所述堆叠包括横向间隔开的存储器块区，所述第一层面的材料具有与所述第二层面的材料不同的组成；形成延伸穿过所述第一层面和所述第二层面并且穿过所述上部导体材料到达所述下部导体材料中的沟道材料串；和形成横向处于横向紧邻的所述存储器块区之间并且纵向沿着横向紧邻的所述存储器块区的居间材料。2.根据权利要求1所述的方法，其中所述上部导体材料包括经导电掺杂半导电材料。3.根据权利要求2所述的方法，其中所述经导电掺杂半导电材料包括经导电掺杂多晶硅。4.根据权利要求1所述的方法，其中所述下部导体材料包括金属材料。5.根据权利要求4所述的方法，其中所述金属材料包括金属硅化物。6.根据权利要求1所述的方法，其中所述上部导体材料包括经导电掺杂半导电材料，且所述下部导体材料包括金属材料。7.根据权利要求6所述的方法，其中所述上部导体材料包括经导电掺杂多晶硅，且所述下部导体材料包括金属硅化物。8.根据权利要求7所述的方法，其中所述金属硅化物包括硅化钨。9.根据权利要求1所述的方法，其中形成所述沟道材料串包括：在所述导体层面中形成牺牲支柱，所述牺牲支柱分别水平定位在其中将形成个别沟道材料串处；将沟道开口形成到所述堆叠中且分别延伸到个别所述牺牲支柱；穿过所述沟道开口去除所述牺牲支柱以使所述沟道开口延伸到所述导体层面的所述下部导体材料中；和在所述延长的沟道开口中以及在由所述去除在其中产生的空隙空间中形成所述沟道材料串。10.根据权利要求1所述的方法，其包括形成延伸穿过所述第一层面和所述第二层面并且穿过所述上部导体材料到达所述下部导体材料中的虚设支柱。11.根据权利要求10所述的方法，其中形成所述虚设支柱包括：在所述导体层面中形成牺牲支柱，所述牺牲支柱分别水平定位在其中将形成个别虚设支柱处；将虚设开口形成到所述堆叠中且分别延伸到个别所述牺牲支柱；穿过所述虚设开口去除所述牺牲支柱以使所述虚设开口延伸到所述导体层面的所述下部导体材料中；和在所述延长的虚设开口中以及在由所述去除在其中产生的空隙空间中形成所述虚设支柱。12.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括上部导体材料的导体层面，所述上部导体材料处于下部导体材料正上方并且
与之直接电耦合，所述上部导体材料和下部导体材料包括相对彼此不同的组成；在所述导体层面上方形成将包括竖直交替的第一层面和第二层面的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述第一层面的材料具有与所述第二层面的材料不同的组成，所述第二层面的最下部处于所述最下部第一层面下方；在所述下部部分上方形成所述堆叠的上部部分的所述竖直交替的第一层面和第二层面，且形成沟道材料串，所述沟道材料串穿过所述第一层面和所述第二层面并且穿过所述上部导体材料延伸到所述下部部分中；将水平延长的沟槽形成到所述堆叠中，所述水平延长的沟槽个别地处于横向紧邻的所述存储器块区之间且延伸到所述最下部第一层面；穿过所述沟槽从所最下部第一层面各向同性地蚀刻所述牺牲材料；在所述各向同性蚀刻之后去除所述最下部第二层面；在去除所述最下部第二层面之后，在最下部第一层面中形成将所述个别沟道材料串的所述沟道材料与所述导体层面直接电耦合在一起的导电材料；和形成横向处于横向紧邻的所述存储器块区之间并且纵向沿着横向紧邻的所述存储器块区的居间材料。13.根据权利要求12所述的方法，其中所述上部导体材料包括经导电掺杂半导电材料，且所述下部导体材料包括金属材料。1...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：