半导体集成电路器件制造技术

本发明专利技术公开一种半导体集成电路器件，具备：和多个电源系统对应设置，相互间电源端子或接地端子的一方互相隔离的，或者相互间电源端子和接地端子互相隔离的多个电源系统电路；设于上述各电源系统电路，连接到电源端子.接地端子间的静电放电保护电路；设于上述各电源系统电路的内部电路；从上述多个电源系统电路中的第１电源系统电路的内部电路向第２电源系统电路的内部电路传输信号的内部信号传输布线；检测向上述多个电源端子任一个输入浪涌电压的浪涌输入检测电路；以及各自插入上述各内部电路的输入侧，限制从上述内部信号传输布线传输来的信号电压的输入保护电路和／或各自插入上述各内部电路输出侧，在上述浪涌输入检测电路检测浪涌电压输入时设定向上述内部信号传输布线输出的信号逻辑电平为“Ｌ”的输出逻辑设定电路。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路器件，特别是涉及为了保护内部电路免受加到外部端子的静电放电(Electro-Static Discharge)浪涌输入影响而内装的ESD保护电路，因而例如作为ESD保护用电压箝位器件，应用于采用可控硅(Siliconcontrolled rectifierSCR)的低电源电压型的CMOS LSI。
技术介绍
为了保护例如CMOS LSI的输入电路和输出电路不受ESD破坏，连接到外部端子与内部电路之间的ESD保护电路是使用二极管、晶体管或者SCR作为保护器件的电路。用SCR的ESD保护电路，一般地说SCR的工作电压高，因而应用于使工作电源降低电压的微细化了的CMOS LSI场合，为了保护栅极耐压低的MOS晶体管，就需要降低触发电压。根据这样的背景，“A Gete-Coupled PTLSCR/NTLSCR ESD ProtectionCircuit for Deep-Submicron Low-Voltage CMOS IC′s1”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.32，NO.1，JANUARY 19本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，其特征在于，具备：和多个电源系统对应设置，相互间电源端子或接地端子的一方互相隔离的，或者相互间电源端子和接地端子互相隔离的多个电源系统电路；设于所述各电源系统电路，并连接到电源端子.接地端子间的静电放电保护电路；设于所述各电源系统电路的内部电路；从所述多个电源系统电路之中的第１电源系统电路的内部电路向第２电源系统电路的内部电路传输信号的内部信号传输布线；检测向所述多个电源端子的任一个输入浪涌电压的浪涌输入检测电路；以及各自插入所述各内部电路的输入侧、限制从所述内部信号传输布线传输来的信号电压的输入保护电路，和／或各自插入所述各内部电路输出侧、在所述浪涌输入检测电路检测浪...

【技术特征摘要】
JP 2003-12-22 2003-4246931.一种半导体集成电路器件，其特征在于，具备和多个电源系统对应设置，相互间电源端子或接地端子的一方互相隔离的，或者相互间电源端子和接地端子互相隔离的多个电源系统电路；设于所述各电源系统电路，并连接到电源端子·接地端子间的静电放电保护电路；设于所述各电源系统电路的内部电路；从所述多个电源系统电路之中的第1电源系统电路的内部电路向第2电源系统电路的内部电路传输信号的内部信号传输布线；检测向所述多个电源端子的任一个输入浪涌电压的浪涌输入检测电路；以及各自插入所述各内部电路的输入侧、限制从所述内部信号传输布线传输来的信号电压的输入保护电路，和/或各自插入所述各内部电路输出侧、在所述浪涌输入检测电路检测浪涌电压输入时，设定向所述内部信号传输布线输出的信号逻辑电平为“L”的输出逻辑设定电路。2.按照权利要求1所述的半导体集成电路器件，其特征在于，所述浪涌输入检测电路是，正常工作时不检测对所述电源端子施加正常电源电压的状态，具有检测施加电压高于所述正常电源电压的浪涌电压状态的高阈值电压电平的电平检测电路。3.按照权利要求1所述的半导体集成电路器件，其特征在于，所述浪涌输入检测电路，在施加到所述电源端子上的正常电源电压投入时间不响应，对施加到所述电源端子上的浪涌的电压瞬时脉冲响应。4.按照权利要求1所述的半导体集成电路器件，其特征在于，所述浪涌输入检测电路具备对一端施加浪涌输入的电流限制用的电阻器，和各自连接到所述电阻器的另一端与自身所属的电源系统电路的接地电位和电源线之间的二极管。5.按照权利要求1所述的半导体集成电路器件，其特征在于，所述输入保护电路包括一端连接到所述内部信号传输线的PMOS晶体管，所述浪涌输入检测电路检测浪涌电压输入时，将所述内部信号传输布线来的信号输入的所述PMOS晶体管衬底电位设为该输入保护电路自身所属的所述电源系统电路的接地端子电位。6.按照权利要求1所述的半导体集成电路器件，其特征在于，所述输入保护电路包括一端连接到所述内部信号传输线的PMOS晶体管，在输入正常电源电压范围以下电位的情况下，将所述PMOS晶体管衬底电位设为该输入保护电路自身所属的所述电源系统电路的接地端子电位。7.按照权利要求1所述的半导体集成电路器件，其特征在于，所述输入保护电路，是由连接到从所述内部信号传输线输入信号的输入结点和向与该输入保护电路对应的内部电路施加输入信号的输出结点之间的电流限制用电阻器和正向连接到接地线和所述输出结点之间的二极管器件构成的输入保护电路。8.按照权利要求1所述的半导体集成电路器件，其特征在于，所述输入保护电路，是由连接到从所述内部信号传输线输入信号的输入结点和向与该输入保护电路对应的内部电路施加输入信号的输出结点之间的电流限制用电阻器、正向连接到接地线和所述输出结点之间的第1二极管器件、和正向连接到所述输出结点与电源线之间的第2二极管构成的保护电路。9.按照权利要求1所述的半导体集成电路器件，其特征在于，所述输出逻辑设定电路由运算与该输出逻辑设定电路对应的所述内部电路的输出和根据所述浪涌输入检测电路的浪涌电压输入的检测输出的逻辑积的逻辑积电路而构成，所述浪涌输入检测电路检测浪涌电压输入时输出该输出逻辑设定电路自身所属的所述电源系统电路的接地端子电位。10.按照权利要求1所述的半导体集成电路器件，其特征在于，所述浪涌输入检测电路检测对自身所属的电源施加浪涌的电压。11.按照权利要求1所述的半导体集成电路器件，其特征在于，所述浪涌输入检测电路检测对非自身所属的电源施加浪涌的电压。12.按照权利要求1所述的半导体集成电路器件，其特征在于，在所述多个电源系统电路相互间隔离了的所述接地端子的相互间，插入双向电流路径。13.按照权利要求1所述的半导体集成电路器件，其特征在于，设置所述输入电路配置附有单元登记的输入保护电路的输入电路，设置所述输出电路配置附有单元登...

【专利技术属性】
技术研发人员：北川信孝，石井启友，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]