【技术实现步骤摘要】
本专利技术系相关于一电子电路的ESD(静电放电)保护电路，其系会使用二、或多个供给电压，更进一步地，本专利技术更相关于如此之一电子电路的一ESD保护方法。
技术介绍
其系已知，集成电路，特别是，以CMOS(Complementary MetalOxide Semiconductor，互补式金属氧化物半导体)作为基础的集成电路，系必须加以保护，以抵抗有害的静电放电，在此状况下，目标系为，在具有可以经由一衬垫而自外部进行静电充电之一电路的一网络的例子中，确保静电放电可以在没有对该集成电路造成任何伤害的情形下，经由一低阻抗、并经由连接至外界环境的一另一网络，而再次地被消散至外部，而此系可以利用具有适当宽幅，以及因此低阻抗供给总线，的ESD保护组件而加以达成，其中，该等总线之每一乃会被配置于两个网络之间，举例而言，在供给电压节点以及内部接地节点之间，再者，基本上，例如这些的ESD保护组件乃会具有一高阻抗以及仅会于一静电ESD若是发生时形成一低阻抗消散路径，也就是说，若是发生来自一静电电荷的供给的时候，因此，并没有破坏性地放电会经由并联连接的电路部分而举行，通常，典型地...
【技术保护点】
一种静电放电保护电路，其用于一使用至少一第一以及一第二供给电压的电子电路，包括： －一第一ＥＳＤ保护组件（１１－１３；２１，２２；３１－３３），其 －－乃是经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点（Ｖ↓［ＤＤ１］－Ｖ↓［ＤＤ４］）； －－具有一控制输入端，且透过该控制输入端，其在ＥＳＤ负载发生时会被激活；以及 －－在该已激活状态中，其乃是经由一输出端而消散自输入端所接收的电荷； －一第二ＥＳＤ保护组件（１１－１３；２１，２２；３１－３３），其 －－乃是经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点（Ｖ...
【技术特征摘要】
DE 2004-1-30 102004004789.81.一种静电放电保护电路，其用于一使用至少一第一以及一第二供给电压的电子电路，包括-一第一ESD保护组件(11-13；21，22；31-33)，其--乃是经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点(VDD1-VDD4)；--具有一控制输入端，且透过该控制输入端，其在ESD负载发生时会被激活；以及--在该已激活状态中，其乃是经由一输出端而消散自输入端所接收的电荷；-一第二ESD保护组件(11-13；21，22；31-33)，其--乃是经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点(VDD1-VDD4)；--具有一控制输入端，且透过该控制输入端，其在ESD负载若是发生时会被激活；以及--在该已激活状态中，其乃是经由一输入端而消散自输入端所接收的电荷；-一控制总线(18；26；36)，电连接该等ESD保护组件的该等控制输入端；以及-一第一过电压检测器(14-17；23-25；33，34)，具有--至少一测量输入端(M)，以用于测量在该第一供给电压节点处的电位；以及--一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。2.根据权利要求1所述之ESD保护电路，其特征在于，一第二过电压检测器(14-17；23-25；33，34)具有，-至少一测量输入端(M)，以用于测量于该第二供给电压节点处的电位；以及-一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。3.根据前述权利要求其中之一所述之ESD保护电路，其特征在于，该第一以及第二ESD保护组件为串联连接。4.根据权利要求3所述之ESD保护电路，其特征在于，-该ESD保护电路乃具有相关于一第三供给电压的一第三供给电压节点(VDD1-VDD4)；-该第一ESD保护组件(11-13；21，22)的输出端乃会电连接至该第二供给电压节点；以及-该第二ESD保护组件(11-13；21，22)的输出端乃会电连接至该第三供给电压节点。5.根据权利要求4所述之ESD保护电路，其特征在于，一第三过电压检测器(14-17；23-25)，具有-至少一测量输入端(M)，以用于测量在该第三供给电压节点处的电位；以及-一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。6.根据权利要求5所述之ESD保护电路，其特征在于，该三个过电压检测器(14-17)乃被设计为它们各自会测量在与它们相关的一供给电压节点(VDD1-VDD4)以及一内部接地节点(VSS)间的电压。7.根据权利要求5所述之ESD保护电路，其特征在于，该等过电压检测器(23，24)的其中...
【专利技术属性】
技术研发人员：H戈斯纳，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。