静电放电保护GGNMOS结构制造技术

本发明专利技术提供一种静电放电保护GGNMOS结构，包括：衬底、深隔离结构、环形N型阱区、第一P型阱区、第二P型阱区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第一栅氧化层、第二栅氧化层、第一环形P型重掺杂区、第二环形P型重掺杂区、第三环形P型重掺杂区、环形N型重掺杂区和多个浅隔离结构。本申请通过在所述第一环形P型重掺杂区的外围设置所述第二环形P型重掺杂区，使得所述第二环形P型重掺杂区、所述环形N型阱区和所述第一P型阱区分别与所述第一N型重掺杂区、所述第三N型重掺杂区形成SCR泄放电流通道，从而提高静电放电保护GGNMOS结构的鲁棒性。GGNMOS结构的鲁棒性。GGNMOS结构的鲁棒性。

【技术实现步骤摘要】
静电放电保护GGNMOS结构


[0001]本申请涉及半导体集成芯片的ESD保护电路设计
，具体涉及一种静电放电保护GGNMOS结构。

技术介绍

[0002]随着半导体集成电路的制造工艺的特征尺寸越来越小，芯片单元的尺寸也越来越小，芯片的抗静电能力越来越变得重要。静电放电对IC芯片破坏性的影响更加显著。静电往往会导致半导体组件以及计算机系统等形成一种永久性毁坏，因而影响集成电路的电路功能，而使电子产品工作不正常，所以必须设计一些保护措施或者功能来保护芯片不受静电放电现象的破坏。
[0003]芯片上的静电放电(electrostatic discharge，ESD)保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压箝制在安全的低电压水平。而基于上述设计考虑，用作ESD保护的器件主要有：二极管、GGNMOS(Gate Ground NMOS，栅接地的NMOS)、GDPMOS(栅极接到漏端的PMOS)、可控硅整流器(Silicon Controlled Rectifier，SCR)等。其中，SCR有单向、双向、可关断和光控几种类型，它具有体积小、重量轻、效率高、寿命长、控制方便等优点，被广泛用于可控整流、调压、逆变以及无触点开关等各种自动控制和大功率的电能转换的场合，SCR常用作ESD保护器件，特别是高压的ESD保护应用，SCR有面积小、ESD能力高的优势。
[0004]目前，带有P Ring(环形P型重掺杂区、位于所述环形P型重掺杂区底部的环形P型阱区)、N Ring(环形N型重掺杂区、位于所述环形N型重掺杂区底部的环形P型阱区)的常规的静电放电保护GGNMOS器件通常包括：Drain(漏极，实际为N型重掺杂区)、N Ring、P Ring、Bulk(体区)、Source(源极，实际为N型重掺杂区)、Gate(栅极)、P型阱区和N型阱区等等，其中，Source，Drain(漏极，实际为N型重掺杂区)、N Ring短接形成Anode(阳极)端，P Ring、Bulk(体区)、Source(源极，实际为N型重掺杂区)、Gate(栅极)短接形成Cathode(阴极)端。当ESD电压加到Anode端时，由Drain、P型阱区、Source形成的NPN打开，形成主要的ESD电流泄放通道，但是这种常规的静电放电保护GGNMOS器件的鲁棒性较差，要想达到较高的防护等级需要消耗较大的芯片面积。

技术实现思路

[0005]本申请提供了一种静电放电保护GGNMOS结构，可以解决常规的静电放电保护GGNMOS器件的鲁棒性较差、消耗较大的芯片面积中的至少一个问题。
[0006]一方面，本申请实施例提供了一种静电放电保护GGNMOS结构，包括：衬底、深隔离结构、环形N型阱区、第一P型阱区、第二P型阱区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第一栅氧化层、第二栅氧化层、第一环形P型重掺杂区、第二环形P型重掺杂区、第三环形P型重掺杂区、环形N型重掺杂区和多个浅隔离结构；
[0007]其中，所述深隔离结构覆盖所述衬底，所述环形N型阱区、所述第一P型阱区和所述
第二P型阱区均位于所述深隔离结构上，所述环形N型阱区包围所述第一P型阱区，所述第二P型阱区包围所述环形N型阱区；
[0008]所述第一N型重掺杂区、所述第二N型重掺杂区和所述第三N型重掺杂区间隔设置于所述第一P型阱区中且靠近所述第一P型阱区的上表面，所述第一栅氧化层覆盖所述第一N型重掺杂区和所述第二N型重掺杂区之间的所述第一P型阱区的表面，所述第二栅氧化层覆盖所述第二N型重掺杂区和所述第三N型重掺杂区之间的所述第一P型阱区的表面；
[0009]所述第一环形P型重掺杂区位于所述第一P型阱区中且包围所述第一N型重掺杂区、所述第二N型重掺杂区和所述第三N型重掺杂区，所述第二环形P型重掺杂区位于所述环形N型阱区中且包围所述第一环形P型重掺杂区，所述环形N型重掺杂区位于所述环形N型阱区中且包围所述第二环形P型重掺杂区，所述第三环形P型重掺杂区位于所述第二P型阱区中且包围所述环形N型重掺杂区；
[0010]所述第一环形P型重掺杂区与所述第一N型重掺杂区、所述第三N型重掺杂区之间、所述第一环形P型重掺杂区与所述第二环形P型重掺杂区之间以及所述环形N型重掺杂区与所述第三环形P型重掺杂区之间均设置一所述浅隔离结构；
[0011]其中，所述第二N型重掺杂区、所述第二环形P型重掺杂区和所述环形N型重掺杂区均连接至外部电源的阳极；所述第一N型重掺杂区、所述第三N型重掺杂区、所述第一栅氧化层、所述第二栅氧化层、所述第一环形P型重掺杂区和所述第三环形P型重掺杂区均连接至外部电源的阴极。
[0012]可选的，在所述的静电放电保护GGNMOS结构中，在所述环形N型阱区中，所述环形N型重掺杂区和所述第二环形P型重掺杂区直接横向接触。
[0013]可选的，在所述的静电放电保护GGNMOS结构中，在所述环形N型阱区中，所述环形N型重掺杂区和所述第二环形P型重掺杂区之间具有一定的间隔。
[0014]可选的，在所述的静电放电保护GGNMOS结构中，所述环形N型重掺杂区和所述第二环形P型重掺杂区之间的间隔中设置一所述浅隔离结构以对所述环形N型重掺杂区和所述第二环形P型重掺杂区进行隔离。
[0015]可选的，在所述的静电放电保护GGNMOS结构中，所述静电放电保护GGNMOS结构还包括：环形阻挡层，所述环形阻挡层覆盖所述环形N型重掺杂区和所述第二环形P型重掺杂区之间的所述环形N型阱区的表面。
[0016]可选的，在所述的静电放电保护GGNMOS结构中，所述深隔离结构包括：深N型阱区，所述深N型阱区位于所述衬底中且靠近所述衬底的上表面，所述环形N型阱区和所述第一P型阱区均位于所述深N型阱区上，所述第二P型阱区位于所述衬底上。
[0017]可选的，在所述的静电放电保护GGNMOS结构中，所述深隔离结构包括：N型埋层、环形P型埋层和外延层，其中，所述N型埋层和所述环形P型埋层均位于所述衬底上，所述环形P型埋层包围所述N型埋层，所述外延层覆盖所述N型埋层的部分表面，所述第一P型阱区覆盖所述外延层，所述环形N型阱区覆盖所述N型埋层的剩余表面，所述第二P型阱区覆盖所述环形P型埋层。
[0018]可选的，在所述的静电放电保护GGNMOS结构中，所述外延层的导电类型为P型或者N型。
[0019]可选的，在所述的静电放电保护GGNMOS结构中，所述衬底的导电类型为P型。
[0020]可选的，在所述的静电放电保护GGNMOS结构中，所述静电放电保护GGNMOS结构还包括：第一阻挡隔离层和第二阻挡隔离层，所述第一阻挡隔离层覆盖所述第二N型重掺杂区和所述第一栅氧化层之间的第一P型阱区的表面，所述第二阻挡隔离层覆盖所述第二N型重掺杂区和所述第二栅氧化层之间的第一P型阱区的表面。
[0021]本申请技术方案，至少包括如下优点：
...

【技术保护点】

【技术特征摘要】
1.一种静电放电保护GGNMOS结构，其特征在于，包括：衬底、深隔离结构、环形N型阱区、第一P型阱区、第二P型阱区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第一栅氧化层、第二栅氧化层、第一环形P型重掺杂区、第二环形P型重掺杂区、第三环形P型重掺杂区、环形N型重掺杂区和多个浅隔离结构；其中，所述深隔离结构覆盖所述衬底，所述环形N型阱区、所述第一P型阱区和所述第二P型阱区均位于所述深隔离结构上，所述环形N型阱区包围所述第一P型阱区，所述第二P型阱区包围所述环形N型阱区；所述第一N型重掺杂区、所述第二N型重掺杂区和所述第三N型重掺杂区间隔设置于所述第一P型阱区中且靠近所述第一P型阱区的上表面，所述第一栅氧化层覆盖所述第一N型重掺杂区和所述第二N型重掺杂区之间的所述第一P型阱区的表面，所述第二栅氧化层覆盖所述第二N型重掺杂区和所述第三N型重掺杂区之间的所述第一P型阱区的表面；所述第一环形P型重掺杂区位于所述第一P型阱区中且包围所述第一N型重掺杂区、所述第二N型重掺杂区和所述第三N型重掺杂区，所述第二环形P型重掺杂区位于所述环形N型阱区中且包围所述第一环形P型重掺杂区，所述环形N型重掺杂区位于所述环形N型阱区中且包围所述第二环形P型重掺杂区，所述第三环形P型重掺杂区位于所述第二P型阱区中且包围所述环形N型重掺杂区；所述第一环形P型重掺杂区与所述第一N型重掺杂区、所述第三N型重掺杂区之间、所述第一环形P型重掺杂区与所述第二环形P型重掺杂区之间以及所述环形N型重掺杂区与所述第三环形P型重掺杂区之间均设置一所述浅隔离结构；其中，所述第二N型重掺杂区、所述第二环形P型重掺杂区和所述环形N型重掺杂区均连接至外部电源的阳极；所述第一N型重掺杂区、所述第三N型重掺杂区、所述第一栅氧化层、所述第二栅氧化层、所述第一环形P型重掺杂区和所述第三环形P型重掺杂区均连接至外部电源的阴极。2.根据权利要求1所述的静电放电保护GGNMOS结构，其特征在于，在所述环形N型阱区中，所述环形N型重掺杂区和所述第二环形P型重...

【专利技术属性】
技术研发人员：范炜盛，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：