半导体组件和电子电路制造技术

本实用新型专利技术实施例公开一种半导体组件。在一具体实施方式中，该半导体组件包括：第一导电类型的衬底；形成在衬底上的第二导电类型的掺杂区，其中，第二导电类型与第一导电类型相反；形成在掺杂区上的介电层；形成在介电层中的第一开口和第二开口；以及形成在第一开口上的第一电极和形成在第二开口上的第二电极，其中，第一电极分别与掺杂区和衬底电连接，第二电极与掺杂区电连接。该实施方式通过使得掺杂区在衬底上的正投影部分覆盖第一开口，造成在第一开口上的第一电极与衬底接触电连接，能够形成将二极管反向并接在电阻两端的一种半导体组件，该组件在应用时，能够对其中的电阻形成过压保护作用，具有广泛的应用前景。具有广泛的应用前景。具有广泛的应用前景。

【技术实现步骤摘要】
半导体组件和电子电路


[0001]本技术涉及微电子
更具体地，涉及一种半导体组件和电子电路。

技术介绍

[0002]在很多电器的电源或恒压源电路中，多以电阻作为负载，有些特定电路也会在电源端串接一定阻值的电阻以起限制电流的作用。这种电阻一般都工作在60V电压以下，特殊情况下，由于种种因素，往往会有数百伏至数千伏的静电或瞬间过流进入电路，造成该电阻的损毁。
[0003]目前，半导体电阻的结构一般有两种，其一为多晶硅(poly)电阻，即在硅片上生长一层介质，在介质上生成poly，经过杂质掺杂，形成所需阻值的电阻，这种电阻的散热性能较差，在静电作用下很容易被烧毁。另一种为体电阻，即在N型衬底上的规定区域进行P型掺杂或在P型衬底上的规定区域进行N型掺杂，形成所需阻值的电阻，这种电阻散热性能优于poly电阻，但在抗静电要求较高的情况下，同样难以满足使用要求，在实际使用中静电或浪涌损伤严重，以致于可能完全失效。
[0004]为了使电阻免于被静电或瞬间高压所损坏，使用时，通常，一种方式是：需要通过外接过压保护电路来保护这个电阻，毫无疑问，要达到此目的，就需要多使用电子元器件，这样不仅增加了装配加工复杂度和生产成本，而且还增加了可靠性隐患；另一种方式是：在同一芯片上设置过压保护电路来保护这个电阻，同样，不仅增大了芯片面积，占用更多空间，而且增加了工艺加工复杂度和生产成本。

技术实现思路

[0005]为达到上述目的，本技术采用下述技术方案：
[0006]本技术第一方面提供了一种半导体组件，包括：
[0007]第一导电类型的衬底；
[0008]形成在衬底上的第二导电类型的掺杂区，其中，第二导电类型与第一导电类型相反；
[0009]形成在掺杂区上的介电层；
[0010]形成在介电层中的第一开口和第二开口；以及
[0011]形成在第一开口上的第一电极和形成在第二开口上的第二电极，其中，第一电极分别与掺杂区和衬底电连接，第二电极与掺杂区电连接。
[0012]在一些可选的实施例中，其中，掺杂区在衬底上的正投影部分覆盖第一开口在衬底上的正投影。
[0013]在一些可选的实施例中，其中，
[0014]第一导电类型为P型，第二导电类型为N型；
[0015]第一电极为负极，第二电极为正极。
[0016]在一些可选的实施例中，其中，
[0017]第一导电类型为N型，第二导电类型为P型；
[0018]第一电极为正极，第二电极为负极。
[0019]在一些可选的实施例中，第一开口在衬底上的正投影位于掺杂区在衬底上的正投影内。
[0020]在一些可选的实施例中，
[0021]第一导电类型为P型，第二导电类型为N型；
[0022]第一电极为负极，第二电极为正极；
[0023]半导体组件还包括引线，引线将第一电极与衬底电连接。
[0024]在一些可选的实施例中，
[0025]第一导电类型为N型，第二导电类型为P型；
[0026]第一电极为正极，第二电极为负极；
[0027]半导体组件还包括引线，引线将第一电极与衬底电连接。
[0028]在一些可选的实施例中，掺杂区在衬底上的正投影为蛇形。
[0029]在一些可选的实施例中，介电层包括氧化硅层、氮化硅层和氮氧化硅层中的至少一层。
[0030]本技术第二方面提供一种电子电路，包括上文所述的半导体组件。
[0031]本技术的有益效果如下：
[0032]本技术针对目前现有的问题，提供一种半导体组件和电子电路。该半导体组件包括形成在介电层中的第一开口和第二开口、以及形成在第一开口和第二开口上的第一电极和第二电极，通过掺杂区在衬底上的正投影至少部分覆盖第一开口在衬底上的正投影，使第一电极与掺杂区电连接以达到与第二电极之间形成所需电阻的同时，可以与衬底接触电连接，或者通过压焊与衬底电连接，从而相当于在电阻两端并联一个反向二极管，形成半导体组件，当有浪涌或高压进入该半导体组件时，反偏的二极管被击穿，二极管将电阻两端电压钳位到反偏电压并泄放电流，避免了过压或过流对电阻造成损伤，对电阻形成良好的过压保护作用；此外，该半导体组件工艺简单，无冗余空间，具有广泛的应用前景。
附图说明
[0033]图1示出现有技术的体电阻结构的示意性剖视图；
[0034]图2示出根据本申请第一实施例的半导体组件的示意性剖视图；
[0035]图3示出图2的实施例的半导体组件的示意性等效电路图；
[0036]图4示出根据本申请第二实施例的半导体组件的示意性剖视图；
[0037]图5示出根据本申请第三实施例的半导体组件的示意性剖视图；
[0038]图6示出根据本申请第四实施例的半导体组件的示意性剖视图；
[0039]图7a示出图2所示实施例的电阻组件的示意性俯视图；
[0040]图7b示出根据本申请第五实施例的半导体组件的示意性俯视图；
[0041]图8示出根据本申请第六实施例的半导体组件的示意性俯视图；
[0042]图9示出根据本申请第七实施例的半导体组件的示意性俯视图；
[0043]图10示出沿图7b至图9任一图中的线AA
′
截取的半导体组件的示意性剖视图；
[0044]图11至图13示出制作根据本申请的实施例的半导体组件的制作方法的示意性工
艺流程图。
具体实施方式
[0045]为了更清楚地说明本技术，下面结合实施例和附图对本技术做进一步的说明。附图中相似的部件以相同或相似的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本技术的保护范围。
[0046]需要说明的是，本技术中描述的“具有”、“包含”、“包括”等均为开式的含义，即，当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时，表示该模块除了第一元件、第二元件和/或第三元件外还可能包括其他的元件。另外，本技术中“第一”、“第二”和“第三”等序数词并不旨在限定具体的顺序，而仅在于区分各个部分。
[0047]本技术中所述的“在
……
上”、“在
……
上形成”和“设置在
……
上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
[0048]现有技术中，体电阻组件为一个单独的电阻，如图1所示，即，在P型衬底上形成N型掺杂区，或者在N型衬底上形成P型掺杂区；在掺杂区上形成介电层，在该介电层上刻蚀形成开口；在开口中形成电极。该电阻不具备过压保护能力，需要额外接入过压保护电路，过压保护电路将增加工艺复杂度和生产成本。
[0049]基于以上问题，本技术的实施例提供了一种半导体组件，包括：
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体组件，其特征在于，包括：第一导电类型的衬底；形成在所述衬底上的第二导电类型的掺杂区，其中，所述第二导电类型与所述第一导电类型相反；形成在所述掺杂区上的介电层；形成在所述介电层中的第一开口和第二开口；以及形成在所述第一开口上的第一电极和形成在所述第二开口上的第二电极，其中，所述第一电极分别与所述掺杂区和所述衬底电连接，所述第二电极与所述掺杂区电连接。2.根据权利要求1所述的半导体组件，其特征在于，其中，所述掺杂区在所述衬底上的正投影部分覆盖所述第一开口在所述衬底上的正投影。3.根据权利要求2所述的半导体组件，其特征在于，其中，所述第一导电类型为P型，所述第二导电类型为N型；所述第一电极为负极，所述第二电极为正极。4.根据权利要求2所述的半导体组件，其特征在于，其中，所述第一导电类型为N型，所述第二导电类型为P型；所述第一电极为正极，所述第二电极为负极。5.根据权利要求1所述的半导体组件，其特征在于，所述第一开口在所述衬...

【专利技术属性】
技术研发人员：张欣慰，韦仕贡，杨京花，常国，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：新型
国别省市：