提高制备效率的高电子迁移率晶体管外延片及制备方法技术

本公开提供了一种提高制备效率的高电子迁移率晶体管外延片及制备方法，属于半导体器件技术领域。在硅衬底上层叠Ni子层与Ni

【技术实现步骤摘要】
提高制备效率的高电子迁移率晶体管外延片及制备方法


[0001]本公开涉及到了半导体器件
，特别涉及到一种提高制备效率的高电子迁移率晶体管外延片及制备方法。

技术介绍

[0002]HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT外延片是制备HEMT器件的基础，HEMT外延片包括衬底与依次层叠在衬底上的AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
[0003]HEMT外延片常使用硅衬底作为基底进行生长，但硅衬底与氮化镓材料之间存在较大的晶格失配，即使在硅衬底与氮化镓材料之间增加AlN层以及AlGaN缓冲层来起到缓解晶格失配的作用，在AlGaN缓冲层上生长得到的GaN高阻层等氮化镓材料的质量；若以较低的生长速率来生长氮化镓材料以达到提高GaN高阻层等氮化镓材料的质量的目的，HEMT外延片的生长效率则不够理想。

技术实现思路

[0004]本公开实施例提供了一种提高制备效率的高电子迁移率晶体管外延片及制备方法，可以提高GaN高阻层的质量的同时提高高电子迁移率晶体管外延片的制备效率。所述技术方案如下：
[0005]本公开实施例提供了一种高电子迁移率晶体管外延片，所述提高制备效率的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的降低成核功复合层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述降低成核功复合层包括依次层叠的Ni子层与Ni
‑
AlN合金子层。
[0006]可选地，所述Ni
‑
AlN合金子层的厚度为50nm～260nm。
[0007]可选地，所述Ni子层的厚度为1～3nm。
[0008]可选地，所述降低成核功复合层的厚度为50～260nm。
[0009]本公开实施例提供了一种提高制备效率的高电子迁移率晶体管外延片制备方法，所述提高制备效率的高电子迁移率晶体管外延片制备方法包括：
[0010]提供一硅衬底；
[0011]在所述硅衬底上依次生长降低成核功复合层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述降低成核功复合层包括依次层叠的Ni子层与Ni
‑
AlN合金子层。
[0012]可选地，所述在所述硅衬底上生长降低成核功复合层，包括：
[0013]在所述硅衬底上沉积2～10nm的Ni膜层；
[0014]在所述Ni膜层上生长50～200nm的AlN膜层；
[0015]在温度为1100～1200℃的条件下对所述Ni膜层与所述AlN膜层进行退火以使所述
Ni膜层中的Ni渗入AlN膜层中形成Ni
‑
AlN合金子层，并在所述硅衬底上得到依次层叠的Ni子层与Ni
‑
AlN合金子层。
[0016]可选地，在温度为1100～1200℃的条件下对所述Ni膜层与所述AlN膜层退火15～20min。
[0017]可选地，所述Ni膜层的溅射功率为2000～4000W。
[0018]可选地，所述AlN膜层的生长温度为1100～1200℃，所述AlN膜层的生长压力为40～70mbar。
[0019]可选地，所述AlN膜层的生长温度与对所述Ni膜层与所述AlN膜层进行退火的温度相等。
[0020]本公开实施例提供的技术方案带来的有益效果包括：
[0021]在硅衬底上层叠Ni子层与Ni
‑
AlN合金子层，由于Ni子层的密度较大，可以保证Ni子层本身在硅衬底上层叠的质量与表面平整度，提高在Ni子层上生长得到的外延材料的质量。在Ni子层上的Ni
‑
AlN合金子层与Ni子层的连接效果较好，并且氮化镓材料在Ni
‑
AlN合金子层上的生长为异质成核再在晶核的基础上进行生长，异质成核的成核功大部分取决于氮化镓材料的晶核与Ni
‑
AlN合金子层表面的平衡接触角，平衡接触角越小则氮化镓材料的成核功会越低。氮化镓材料的晶核与Ni
‑
AlN合金子层表面之间的平衡接触角小于氮化镓材料的晶核与大部分材料表面之间的平衡接触角，可以有效降低氮化镓材料在Ni
‑
AlN合金子层上生长所需的成核功，成核功的降低会促进氮化镓材料的成核与生长效率，提高在Ni
‑
AlN合金子层上生长的氮化镓材料的制备效率，掺杂有Al的AlGaN缓冲层与Ni
‑
AlN合金子层有同质材料，可以快速生长，同时AlGaN缓冲层中也存在异质成核的情况，可以促进AlGaN缓冲层的快速生长并保证AlGaN缓冲层的质量，有效提高最终得到的高电子迁移率晶体管的制备效率。
附图说明
[0022]为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本公开实施例提供的一种提高制备效率的高电子迁移率晶体管外延片的结构示意图；
[0024]图2是本公开实施例提供的另一种提高制备效率的高电子迁移率晶体管外延片的结构示意图；
[0025]图3是本公开实施例提供的一种提高制备效率的高电子迁移率晶体管外延片制备方法流程图；
[0026]图4是本公开实施例提供的另一种提高制备效率的高电子迁移率晶体管外延片制备方法流程图。
具体实施方式
[0027]为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方
式作进一步地详细描述。
[0028]图1是本公开实施例提供的一种提高制备效率的高电子迁移率晶体管外延片的结构示意图，参考图1可知，本公开实施例提供了一种高电子迁移率晶体管外延片，提高制备效率的高电子迁移率晶体管外延片包括硅衬底1以及依次层叠在硅衬底1上的降低成核功复合层2、AlGaN缓冲层3、GaN高阻层4、GaN沟道层5、AlGaN势垒层6及GaN盖帽层7，降低成核功复合层2包括依次层叠的Ni子层21与Ni
‑
AlN合金子层22。
[0029]在硅衬底1上层叠Ni子层21与Ni
‑
AlN合金子层22，由于Ni子层21的密度较大，可以保证Ni子层21本身在硅衬底1上层叠的质量与表面平整度，提高在Ni子层21上生长得到的外延材料的质量。在Ni子层21上的Ni
‑
AlN合金子层22与Ni子层21的连接效果较好，并且氮化镓材料在Ni
‑
AlN合金子层22上的生长为异质成核再在晶核的基础上进行生长，异质成核的成核功大部分取决于氮化镓材料的晶核与Ni
‑
AlN合金子本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高制备效率的高电子迁移率晶体管外延片，其特征在于，所述提高制备效率的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的降低成核功复合层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述降低成核功复合层包括依次层叠的Ni子层与Ni
‑
AlN合金子层。2.根据权利要求1所述的提高制备效率的高电子迁移率晶体管外延片，其特征在于，所述Ni
‑
AlN合金子层的厚度为50nm～260nm。3.根据权利要求1所述的提高制备效率的高电子迁移率晶体管外延片，其特征在于，所述Ni子层的厚度为1～3nm。4.根据权利要求1所述的提高制备效率的高电子迁移率晶体管外延片，其特征在于，所述降低成核功复合层的厚度为50～260nm。5.一种提高制备效率的高电子迁移率晶体管外延片制备方法，其特征在于，所述提高制备效率的高电子迁移率晶体管外延片制备方法包括：提供一硅衬底；在所述硅衬底上依次生长降低成核功复合层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述降低成核功复合层包括依次层叠的Ni子层与Ni
‑
AlN合金子层。6.根据权利要求5所述的提高制备效...

【专利技术属性】
技术研发人员：蒋媛媛，刘旺平，
申请(专利权)人：华灿光电浙江有限公司，
类型：发明
国别省市：