一种立体复数堆叠外延结构芯片制造技术

本发明专利技术提供了一种立体复数堆叠外延结构芯片，该芯片采用背对背堆叠模式结构或者顺向堆叠模式结构。利用外延成长技术，在第一化合物层与第二化合物层的两层结构之中增加一个高阻值防漏电绝缘层，利用高阻值绝缘层可以将两个芯片结构分开，防止第一层化合物漏电到第二层化合物层，堆叠方式可以顺向双层堆叠，或三层以上堆叠。通过本发明专利技术的技术方案，可以在相同的面积下，提高元件的功率密度，降低成本，提高普及率，通过采用的立体复数堆叠结构可以倍数增加效率减少体积。倍数增加效率减少体积。倍数增加效率减少体积。

【技术实现步骤摘要】
一种立体复数堆叠外延结构芯片


[0001]本申请涉及功率半导体
，具体涉及一种立体复数堆叠外延结构芯片。

技术介绍

[0002]碳化硅（SiC）、大尺寸蓝宝石（sapphire）基板价格昂贵产能不足，导致应用受限，无法普遍使用。现有的元件芯片结构如图1所示，从上至下依次包括AlGaN阻挡层（AlGaN barrier layer）1
’
、2DEG二维电子层2
’
、厚GaN层（Thick GaN layer）3
’
、III
‑
N缓冲GaN层（III
‑
N buffer layer GaN）4
’
及SiC或Al2O3衬底5
’
。原本大功率元件芯片设计，都是利用芯片尺寸加倍方式来满足功率的需求，并且元件芯片中均采用单个功率電子元件结构，而非复数个堆叠方式。由于芯片材料还有芯片尺寸限制，导致电流无法进一步向上提升，限制再往更高功率的芯片制造应用。这已经成为了亟需解决的技术问题。

技术实现思路

[0003]为了解决上述技术问题，本专利技术提供一种立体复数堆叠外延构芯片，利用外延技术用于解决现有技术中存在的晶片衬底质量和产能的问题，通过本专利技术的技术方案能够在相同的面积下，提高元件的功率密度，使电流能进一步向上提升，以制造应用更高功率的芯片，降低成本，提高普及率。
[0004]本专利技术所采用的第一技术方案如下：一种立体复数堆叠外延结构芯片，所述立体复数堆叠外延结构芯片采用顺向堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III
‑
N缓冲GaN层、高阻值防漏电绝缘层、第二AlGaN阻挡层、第二2DEG二维电子层、第二厚GaN层、第二III
‑
N缓冲GaN层以及衬底。
[0005]进一步的，所述第一III
‑
N缓冲GaN层和所述第二III
‑
N缓冲GaN层中含有Al和Si元素的氮化物材料。
[0006]进一步的，所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘层包含Al和Si元素的氮化物材料。
[0007]进一步的，所述衬底为SiC或Al2O3衬底。
[0008]进一步的，所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成。
[0009]本专利技术所采用的第二技术方案如下：一种立体复数堆叠外延结构芯片，所述立体复数堆叠外延结构芯片采用背对背堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III
‑
N缓冲GaN层、高阻值防漏电绝缘层、第二III
‑
N缓冲GaN层、第二厚GaN层、第二2DEG二维电子层以及第二AlGaN阻挡层。
[0010]进一步的，所述第一III
‑
N缓冲GaN层和所述第二III
‑
N缓冲GaN层中含有Al和Si元素的氮化物材料。
[0011]进一步的，所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘
层包含Al和Si元素的氮化物材料。
[0012]进一步的，所述第一厚GaN层和第二厚GaN层包含Al和Si元素的氮化物材料。
[0013]进一步的，所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成。
[0014]本专利技术的有益效果：（1）通过本申请实施例，可以在相同的面积下，提高元件的功率密度，使电流能进一步向上提升，以制造应用更高功率的芯片，降低成本，提高普及率；（2）本专利技术采用的立体堆叠功率電子元件结构可以倍数增加效率减少体积。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为现有技术中功率半导体芯片的结构示意图。
[0017]图2为顺向堆叠模式的芯片结构示意图。
[0018]图3为背对背堆叠模式的芯片结构示意图。
[0019]图1附图标记：1
’
.AlGaN阻挡层；2
’
.2DEG二维电子层；3
’
.厚GaN层；4
’
.III
‑
N缓冲GaN层；5
’
.SiC或Al2O3衬底。
[0020]图2附图标记：1.第一AlGaN阻挡层；2.第一2DEG二维电子层；3.第一厚GaN层；4.第一III
‑
N缓冲GaN层；5.高阻值防漏电绝缘层；6.第二AlGaN阻挡层；7.第二2DEG二维电子层；8.第二厚GaN层；9.第二III
‑
N缓冲GaN层；10.衬底；101.源极；102.栅极；103.漏极。
[0021]图3附图标记：11.第一AlGaN阻挡层；12.第一2DEG二维电子层；13.第一厚GaN层；14.第一III
‑
N缓冲GaN层；15.高阻值防漏电绝缘层；16.第二III
‑
N缓冲GaN层；17.第二厚GaN层；18.第二2DEG二维电子层；19.第二AlGaN阻挡层；101.源极；102.栅极；103.漏极。
具体实施方式
[0022]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
[0023]图2为顺向堆叠模式的芯片结构示意图，该顺向堆叠模式的芯片结构具有第一化合物层与第二化合物层。利用外延成长技术，在第一化合物层与第二化合物层这两层结构之中增加一个高阻值防漏电绝缘层（Isolation Layer），此种材料可以是高阻值材料，含Al或硅等元素之氮化物材料。利用高阻值防漏电绝缘层可以将两个芯片结构分开，防止第一化合物层漏电到第二化合物层。堆叠方式可以顺向双层堆叠，或三层以上堆叠。图3为背对背堆叠模式的芯片结构示意图。高阻值防漏电绝缘层因为晶格常数的不匹配，导致上面外延结构品质不佳，或导致漏电，这是影响结构关键技术。
[0024]在图2中所示的立体复数堆叠外延结构芯片采用顺向堆叠模式的芯片结构。立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层（AlGaN barrier layer）1、第
一2DEG二维电子层2、第一厚GaN层（Thick GaN layer）3、第一III
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种立体复数堆叠外延结构芯片，其特征在于，所述立体复数堆叠外延结构芯片采用顺向生长堆叠模式结构；所述立体复数堆叠外延结构芯片从上至下依次包括第一AlGaN阻挡层、第一2DEG二维电子层、第一厚GaN层、第一III
‑
N缓冲GaN层、高阻值防漏电绝缘层、第二AlGaN阻挡层、第二2DEG二维电子层、第二厚GaN层、第二III
‑
N缓冲GaN层以及衬底。2.根据权利要求1所述的立体复数堆叠外延结构芯片，其特征在于，所述第一III
‑
N缓冲GaN层和第二III
‑
N缓冲GaN层中含有Al和Si元素的氮化物材料。3.根据权利要求1所述的立体复数堆叠外延结构芯片，其特征在于，所述高阻值防漏电绝缘层采用外延技术生成，所述高阻值防漏电绝缘层包含Al和Si元素的氮化物材料。4.根据权利要求1所述的立体复数堆叠外延结构芯片，其特征在于，所述衬底为SiC或Al2O3衬底。5.根据权利要求1
‑
4中任意一项所述的立体复数堆叠外延结构芯片，其特征在于，所述第一2DEG二维电子层和第二2DEG二维电子层采用外延技术生成。6.一种立体复数堆叠外...

【专利技术属性】
技术研发人员：谢炎璋，
申请(专利权)人：东莞源礼灯饰有限公司，
类型：发明
国别省市：