改善高阻层的高电子迁移率晶体管外延片及其制备方法技术

本公开提供了一种改善高阻层的高电子迁移率晶体管外延片及其制备方法，属于半导体器件技术领域。将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层，且复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，第一AlGaN子层与第二AlGaN子层均掺杂有碳。降低杂质及二维电子气导致的漏电的可能性。AlN子层与InGaN子层，阻挡了来自衬底的杂质及二维电子气的扩散，能提高沟道层晶体质量，又能降低AlGaN缓冲层漏电，高阻效果及高电子迁移率晶体管的性能与可靠性也得到提高。提高。提高。

【技术实现步骤摘要】
改善高阻层的高电子迁移率晶体管外延片及其制备方法


[0001]本公开涉及到了半导体器件
，特别涉及到一种改善高阻层的高电子迁移率晶体管外延片及其制备方法。

技术介绍

[0002]HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是一种异质结场效应晶体管，其广泛应用于各种电器内。HEMT外延片是制备HEMT器件的基础，HEMT外延片包括衬底与依次层叠在衬底上的AlN层、AlGaN缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
[0003]HEMT外延片常使用硅衬底作为基底进行生长，但由于硅衬底表面含有的氧化物(例如SiO2)在高温中分解出的氧原子会随着外延层生长中向AlGaN缓冲层及GaN高阻层扩散，使得AlGaN缓冲层与GaN高阻层漏电，不能实现高阻，导致器件性能降低；且靠近沟道层的二维电子气浓度较高，容易溢出到向缓冲层与GaN高阻层，也会出现不能实现高阻的问题，导致最终得到的高电子迁移率晶体管的性能与可靠性不够理想。

技术实现思路

[0004]本公开实施例提供了一种改善高阻层的高电子迁移率晶体管外延片及其制备方法，可以提高高电子迁移率晶体管的性能与可靠性。所述技术方案如下：
[0005]本公开实施例提供了一种高电子迁移率晶体管外延片，所述改善高阻层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
[0006]所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
[0007]可选地，所述AlN子层的厚度与所述InGaN子层的厚度均小于所述第一AlGaN子层的厚度。
[0008]可选地，所述AlN子层的厚度与所述InGaN子层的厚度相等。
[0009]可选地，所述AlN子层的厚度的范围与所述InGaN子层的厚度的范围均为50～100nm。
[0010]可选地，所述InGaN子层的In组分为0.1～0.5。
[0011]可选地，所述第一AlGaN子层的厚度与所述第二AlGaN子层的厚度相等。
[0012]可选地，所述第一AlGaN子层中掺杂的碳的浓度与所述第二AlGaN子层中掺杂的碳的浓度相等。
[0013]可选地，所述第一AlGaN子层中掺杂的碳的浓度为10
19
cm
‑3～10
20
cm
‑3。
[0014]本公开实施例提供了一种改善高阻层的高电子迁移率晶体管外延片制备方法，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
[0015]提供一硅衬底；
[0016]在所述硅衬底上依次生长AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，
[0017]所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。
[0018]可选地，所述改善高阻层的高电子迁移率晶体管外延片制备方法包括：
[0019]所述InGaN子层的生长温度比所述第一AlGaN子层的生长温度低200～300℃。
[0020]本公开实施例提供的技术方案带来的有益效果包括：
[0021]将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层，且复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，第一AlGaN子层与第二AlGaN子层均掺杂有碳。第一AlGaN子层与第二AlGaN子层中均掺杂有碳，可以提高第一AlGaN子层与第二AlGaN子层的高阻性能，提高第一AlGaN子层与第二AlGaN子层的高阻能力，降低杂质及二维电子气导致的漏电的可能性。第一AlGaN子层与第二AlGaN子层之间的AlN子层与InGaN子层，高势垒的AlN子层可以阻挡来自硅衬底中向上扩散的杂质，避免扩散到沟道层影响外延层晶体质量；也可以阻挡来自沟道层的二维电子气继续向AlGaN缓冲层扩散，避免使AlGaN缓冲层漏电，从而实现高阻，既能提高沟道层晶体质量。在AlN子层阻挡了大部分的杂质之后，低势垒的InGaN子层可以束缚较少的来自硅衬底中向上扩散的杂质，避免扩散到沟道层影响外延层晶体质量；同样也可以约束大部分来自沟道层的二维电子气继续向AlGaN缓冲层扩散，避免使AlGaN缓冲层漏电，从而实现高阻，既能提高沟道层晶体质量，又能降低AlGaN缓冲层漏电，高阻效果及高电子迁移率晶体管的整体质量均得到有效提高，最终提高对器件的夹断特性和耐压特性，高阻效果及高电子迁移率晶体管的性能与可靠性也得到提高。
附图说明
[0022]为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片的结构示意图；
[0024]图2是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片的结构示意图；
[0025]图3是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图；
[0026]图4是本公开实施例提供的另一种改善高阻层的高电子迁移率晶体管外延片制备方法流程图。
具体实施方式
[0027]为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
[0028]图1是本公开实施例提供的一种改善高阻层的高电子迁移率晶体管外延片的结构示意图，参考图1可知，本公开实施例提供了一种高电子迁移率晶体管外延片，改善高阻层的高电子迁移率晶体管外延片包括硅衬底1以及依次层叠在硅衬底1上的AlN层2、AlGaN缓冲层3、复合高阻层4、GaN沟道层5、AlGaN势垒层6及GaN盖帽层7。
[0029]复合高阻层4包括依次层叠的第一AlGaN子层41、AlN子层42、InGaN子层43、第二AlGaN子层44，第一AlGaN子层41与第二AlGaN子层44均掺杂有碳。
[0030]将高电子迁移率晶体管外延片中的高阻层改变为复合高阻层4，且复合高阻层4包括依次层叠的第一AlGaN子层41、AlN子层42、InGaN子层43、第二AlGaN子层44，第一AlGaN子层41与第二AlGaN子层44均掺杂有碳。第一AlGaN子层41与第二AlGaN子层44中均掺杂有碳，可以提高第一AlGaN子层41与第二AlGaN子层44的高阻性能，提高第一AlGaN子层41与第二AlGaN子层44的高阻能力，降低杂质及二维电子气导致的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述改善高阻层的高电子迁移率晶体管外延片包括硅衬底以及依次层叠在所述硅衬底上的AlN层、AlGaN缓冲层、复合高阻层、GaN沟道层、AlGaN势垒层及GaN盖帽层，所述复合高阻层包括依次层叠的第一AlGaN子层、AlN子层、InGaN子层、第二AlGaN子层，所述第一AlGaN子层与所述第二AlGaN子层均掺杂有碳。2.根据权利要求1所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度与所述InGaN子层的厚度均小于所述第一AlGaN子层的厚度。3.根据权利要求1所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度与所述InGaN子层的厚度相等。4.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述AlN子层的厚度的范围与所述InGaN子层的厚度的范围均为50～100nm。5.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述InGaN子层的In组分为0.1～0.5。6.根据权利要求1～3任一项所述的改善高阻层的高电子迁移率晶体管外延片，其特征在于，所述第一AlGaN子层的厚度与...

【专利技术属性】
技术研发人员：蒋媛媛，刘旺平，
申请(专利权)人：华灿光电浙江有限公司，
类型：发明
国别省市：