半导体结构的形成方法以及半导体结构技术

本发明专利技术实施例提供一种半导体结构的形成方法以及半导体结构，其中，半导体结构的形成方法，包括：提供基底，基底包括相邻排列的接触区和虚拟区，基底上形成有分立排布的第一位线结构和第一介质层，第一位线结构与第一介质层围成分立的电容接触开口；形成填充电容接触开口的第一牺牲层；在虚拟区中，去除部分高度的第一位线结构、部分高度的第一介质层和部分高度的第一牺牲层，形成位于第二位线结构、第二介质层和第二牺牲层顶部的第一开口；形成填充第一开口的绝缘层在接触区中，去除第一牺牲层，形成第二开口；形成位于第二开口中的电容接触结构，本发明专利技术实施例避免了随着关键尺寸的微缩，电容接触垫的导线短路问题。电容接触垫的导线短路问题。电容接触垫的导线短路问题。

【技术实现步骤摘要】
半导体结构的形成方法以及半导体结构


[0001]本专利技术涉及半导体领域，特别涉及一种半导体结构的形成方法以及半导体结构。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)的发展追求高速度、高集成密度和低功耗的性能特点。
[0003]随着半导体结构尺寸的微缩，尤其是关键尺寸小于20nm的DRAM制造过程中，DRAM阵列区和外围区的刻蚀负载效应越来越大，为了保证DRAM阵列区电路结构的完整性和有效性，通常需要在阵列区中设计虚拟结构。
[0004]在DRAM制造过程中，虚拟电容接触结构和虚拟位线结构是最常见的虚拟结构，然而申请人发现：由于制程的需求，在电容接触结构的制程工艺流程中需要用到多次湿法清洗工艺，导致虚拟电容接触结构的部分结构被破坏，从而形成较深的空洞，随着关键尺寸的微缩，电容接触垫的导线排布越来越密集，空洞在形成电容接触垫的导线时，容易被填入金属材料，从而导致形成的电容接触垫的导线短路。

技术实现思路

[0005]本专利技术实施例提供一种半导体结构的形成方法以及半导体结构，避免了随着关键尺寸的微缩，电容接触垫的导线短路问题。
[0006]为解决上述技术问题，本专利技术的实施例提供了一种半导体结构的形成方法，包括：提供基底，基底包括相邻排列的接触区和虚拟区，基底上形成有分立排布的第一位线结构和第一介质层，且第一介质层的延伸方向与第一位线结构的延伸方向相交，第一位线结构与第一介质层围成分立的电容接触开口；形成填充电容接触开口的第一牺牲层；在虚拟区中，去除部分高度的第一位线结构、部分高度的第一介质层和部分高度的第一牺牲层，形成位于第二位线结构、第二介质层和第二牺牲层顶部的第一开口，其中，剩余的第一位线结构作为第二位线结构，剩余的第一介质层作为第二介质层，剩余的第一牺牲层作为第二牺牲层；形成填充第一开口的绝缘层在接触区中，去除第一牺牲层，形成第二开口；形成位于第二开口中的电容接触结构。
[0007]与相关技术相比，通过在形成电容接触结构的制程工艺流程之前，刻蚀部分高度的虚拟电容接触结构和部分高度的虚拟位线结构，形成第一开口，并形成填充第一开口的绝缘层，防止在形成电容接触结构的过程中，虚拟电容接触结构的部分结构被破坏，从而形成较深的空洞，导致的后续出现形成的电容接触垫的导线短路问题。
[0008]另外，形成填充电容接触开口的第一牺牲层，包括以下步骤：形成填充电容接触开口且覆盖第一位线结构和第一介质层的第一牺牲膜；去除高于第一位线结构顶部表面的第一牺牲膜，形成第一牺牲层。
[0009]另外，在虚拟区中，去除部分高度的第一位线结构、第一介质层和牺牲层，形成位于第二位线结构、第二介质层和第二牺牲层顶部的第一开口，包括以下步骤：在接触区中，
形成位于第一位线结构、第一介质层和第一牺牲层顶部表面的掩膜层；基于掩膜层，刻蚀去除虚拟区中部分高度的第一位线结构、第一介质层和第一牺牲层，形成第二位线结构、第二介质层、第二牺牲层和第一开口。
[0010]另外，在接触区中，形成位于第一位线结构、第一介质层和第一牺牲层顶部表面的掩膜层，包括以下步骤：形成位于第一位线结构、第一介质层和第一牺牲层顶部表面的掩膜；在接触区的掩膜顶部表面形成光刻胶；基于光刻胶图形化掩膜，形成掩膜层。
[0011]另外，在垂直于基底的方向上，位于第二位线结构中的金属层和形成的第一开口底部表面的距离为20nm～90nm。通过保证第二位线结构中的金属层与第一开口底部表面之间的距离，减小位线结构的金属层与其他导电结构之间的寄生电容。
[0012]另外，形成填充第一开口的绝缘层，包括以下步骤：形成填充第一开口且覆盖接触区的绝缘膜；刻蚀绝缘膜，直至接触区中暴露出第一位线结构和第一介质层的顶部表面，形成绝缘层。
[0013]另外，采用湿法清洗的方式去除接触区中的第一牺牲层。
[0014]另外，形成位于第二开口中的电容接触结构，包括以下步骤：形成位于第二开口中的底导电层，底导电层顶部表面高度低于第一位线结构顶部表面的高度；形成填充第二开口的顶导电层。
[0015]另外，形成位于第二开口中的底导电层，包括以下步骤：形成填充第二开口且覆盖虚拟区的第一导电膜；去除高于第一位线结构顶部表面的第一导电膜，形成用于填充第二开口的第二导电膜；去除部分厚度的第二导电膜，剩余第二导电膜形成底导电层。
[0016]本专利技术实施例还提供了一种半导体结构，包括：基底，包括相邻排列的接触区和虚拟区；位线结构和介质层，介质层的延伸方向与位线结构的延伸方向相交，位线结构与介质层围成分立的电容接触开口；其中，位线结构包括第一位线结构和第二位线结构，介质层包括第一介质层和第二介质层，第二位线结构和第二介质层位于虚拟区中，第一位线结构和第一介质层位于接触区中，且第二位线结构的高度低于第一位线结构的高度，第二介质层的高度低于第一介质层的高度；第二牺牲层，填充虚拟区中的电容接触开口；绝缘层，位于虚拟区中第二位线结构、第二介质层和第二牺牲层顶部表面，绝缘层的顶部表面与第一位线结构顶部表面齐平；电容接触结构，填充接触区中的电容接触开口。
[0017]另外，电容接触结构包括：底导电层，位于接触区中的电容接触开口中，底导电层顶部表面的高度低于第一位线结构顶部表面的高度；顶导电层，位于底导电层顶部表面，用于填充接触区中的电容接触开口。
[0018]另外，绝缘层底部表面的高度与第二位线结构中的金属层的高度差为20nm～90nm。
[0019]相比于相关技术而言，通过位于第二位线结构和第二介质层顶部的绝缘层，即位于虚拟位线结构和介质层围成的虚拟电容接触结构顶部的绝缘层，防止在形成电容接触结构的过程中，虚拟电容接触结构的部分结构被破坏，从而形成较深的空洞，导致的后续出现形成的电容接触垫的导线短路问题。
附图说明
[0020]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申
明，附图中的图不构成比例限制。
[0021]图1为本专利技术第一实施例提供的半导体结构的俯视示意图；
[0022]图2、图5、图7、图10、图13、图16、图18、图21和图24为本专利技术第一实施例半导体结构的形成方法中沿A1方向上各步骤对应的剖面示意图；
[0023]图3、图8、图11、图14、图19和图22为本专利技术第一实施例半导体结构的形成方法中沿A2方向上各步骤对应的剖面示意图；
[0024]图4、图6、图9、图12、图15、图17、图20、图23和图25为本专利技术第一实施例半导体结构的形成方法中沿A3方向上各步骤对应的剖面示意图。
具体实施方式
[0025]目前，由于制程的需求，在电容接触结构的制程工艺流程中需要用到多次湿法清洗工艺，湿法清洗工艺存在刻蚀负载效应，对刻蚀密集的区域的刻蚀速率会相应减小，导致在形成电容接触开口的过程中，存在对其他结构的过刻蚀，例如对虚拟电容接触结构的过刻蚀，导致虚拟电容接触结构存在较本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括相邻排列的接触区和虚拟区，所述基底上形成有分立排布的第一位线结构和第一介质层，且所述第一介质层的延伸方向与所述第一位线结构的延伸方向相交，所述第一位线结构与所述第一介质层围成分立的电容接触开口；形成填充所述电容接触开口的第一牺牲层；在所述虚拟区中，去除部分高度的所述第一位线结构、部分高度的所述第一介质层和部分高度的所述第一牺牲层，形成位于第二位线结构、第二介质层和第二牺牲层顶部的第一开口，其中，剩余的第一位线结构作为所述第二位线结构，剩余的第一介质层作为所述第二介质层，剩余的第一牺牲层作为所述第二牺牲层；形成填充所述第一开口的绝缘层；在所述接触区中，去除所述第一牺牲层，形成第二开口；形成位于所述第二开口中的电容接触结构。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成填充所述电容接触开口的第一牺牲层，包括以下步骤：形成填充所述电容接触开口且覆盖所述第一位线结构和所述第一介质层的第一牺牲膜；去除高于所述第一位线结构顶部表面的所述第一牺牲膜，形成所述第一牺牲层。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述虚拟区中，去除部分高度的所述第一位线结构、所述第一介质层和所述牺牲层，形成位于第二位线结构、第二介质层和第二牺牲层顶部的第一开口，包括以下步骤：在所述接触区中，形成位于所述第一位线结构、所述第一介质层和所述第一牺牲层顶部表面的掩膜层；基于所述掩膜层，刻蚀去除所述虚拟区中部分高度的所述第一位线结构、所述第一介质层和所述第一牺牲层，形成所述第二位线结构、所述第二介质层、所述第二牺牲层和所述第一开口。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，在所述接触区中，形成位于所述第一位线结构、所述第一介质层和所述第一牺牲层顶部表面的掩膜层，包括以下步骤：形成位于所述第一位线结构、所述第一介质层和所述第一牺牲层顶部表面的掩膜；在所述接触区的掩膜顶部表面形成光刻胶；基于所述光刻胶图形化所述掩膜，形成所述掩膜层。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，在垂直于所述基底的方向上，位于所述第二位线结构中的金属层和形成的所述第一开口底部表面的距离为20nm～90nm。6.根据权利要求1所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：陈龙阳，武宏发，吴公一，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：