半导体存储器装置及半导体存储器装置的制造方法制造方法及图纸

提供了半导体存储器装置及半导体存储器装置的制造方法。一种半导体存储器装置包括：沟道结构，其包括第一柱部和从第一柱部延伸的第二柱部；阻挡绝缘层，其围绕第一柱部的侧壁；数据储存层，其设置在第一柱部和阻挡绝缘层之间；上选择线，其与面向第二柱部的延伸方向的阻挡绝缘层的端部和数据储存层的端部交叠，上选择线围绕第二柱部的侧壁；以及隧道绝缘层，其设置在第一柱部和数据储存层之间，隧道绝缘层在第二柱部和上选择线之间延伸。层在第二柱部和上选择线之间延伸。层在第二柱部和上选择线之间延伸。

【技术实现步骤摘要】
半导体存储器装置及半导体存储器装置的制造方法


[0001]本公开总体上可以涉及半导体存储器装置及半导体存储器装置的制造方法，并且更具体地，涉及三维半导体存储器装置及三维半导体存储器装置的制造方法。

技术介绍

[0002]半导体存储器装置包括能够存储数据的多个存储器单元。三维半导体存储器装置的存储器单元可以三维地布置。当制造三维半导体存储器装置时，由于各种原因可能会发生故障。因此，半导体存储器装置的操作特性可能会劣化。

技术实现思路

[0003]根据本公开的一方面，一种半导体存储器装置可以包括沟道结构、阻挡绝缘层、数据储存层、上选择线和隧道绝缘层。沟道结构可以包括第一柱部和从第一柱部延伸的第二柱部。阻挡绝缘层可以围绕沟道结构的第一柱部的侧壁。数据储存层可以设置在沟道结构的第一柱部和阻挡绝缘层之间。上选择线可以与阻挡绝缘层的端部和数据储存层的端部交叠，阻挡绝缘层的端部和数据储存层的端部面向第二柱部的延伸方向，上选择线围绕沟道结构的第二柱部的侧壁。隧道绝缘层可以设置在沟道结构的第一柱部和数据储存层之间，隧道绝缘层在沟道结构的第二柱部和上选择线之间延伸。
[0004]根据本公开的另一方面，一种半导体存储器装置可以包括第一沟道结构、第二沟道结构、隧道绝缘层、数据储存层、阻挡绝缘层、第一下选择线、第二下选择线、隔离层、第一上选择线、第二上选择线、层间绝缘层和字线。第一沟道结构和第二沟道结构可以彼此平行地延伸。隧道绝缘层可以围绕第一沟道结构和第二沟道结构中的每个的侧壁。数据储存层可以围绕第一沟道结构和第二沟道结构中的每个的侧壁，并且隧道绝缘层插置于数据储存层和第一沟道结构和第二沟道结构中的每个的侧壁之间。阻挡绝缘层可以围绕第一沟道结构和第二沟道结构中的每个的侧壁，并且数据储存层和隧道绝缘层插置于阻挡绝缘层和第一沟道结构和第二沟道结构中的每个的侧壁之间。第一下选择线可以围绕第一沟道结构，并且阻挡绝缘层、数据储存层和隧道绝缘层插置于第一下选择线和第一沟道结构之间。第二下选择线可以围绕第二沟道结构，并且阻挡绝缘层、数据储存层和隧道绝缘层插置于第二下选择线和第二沟道结构之间。隔离层可以设置在第一下选择线和第二下选择线之间。第一上选择线可以围绕第一沟道结构，并且隧道绝缘层插置于第一上选择线和第一沟道结构之间，第一上选择线设置在第一下选择线上。第二上选择线可以围绕第二沟道结构，并且隧道绝缘层插置于第二上选择线和第二沟道结构之间，第二上选择线设置在第二下选择线上。层间绝缘层和字线可以交替层叠在第一下选择线和第一上选择线之间，其中层间绝缘层和字线在第二下选择线和第二上选择线之间延伸。
[0005]根据本公开的另一方面，一种制造半导体存储器装置的方法可以包括：在基板上形成第一导电层；在第一导电层上交替层叠第一材料层和第二材料层；形成贯穿第一材料层和第二材料层的孔，孔延伸到基板的内部；在孔的表面上顺序地层叠阻挡绝缘层、数据储
存层和隧道绝缘层；在隧道绝缘层上形成填充孔的中央区域的沟道结构；去除基板，使得暴露出第一导电层和阻挡绝缘层；顺序地去除阻挡绝缘层的一部分和数据储存层的一部分，使得在第一导电层和隧道绝缘层之间限定凹陷区域；以及形成填充凹陷区域的第二导电层，第二导电层围绕隧道绝缘层。
附图说明
[0006]现在将在下文中参照附图来描述示例实施方式。然而，它们可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。
[0007]在附图中，为了图示清楚，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相似的附图标记指代相似的元件。
[0008]图1是例示根据本公开的实施方式的半导体存储器装置的存储块的电路图。
[0009]图2是示意性地例示根据本公开的实施方式的半导体存储器装置的立体图。
[0010]图3A是例示图2所示的半导体存储器装置的位线的布局的平面图。
[0011]图3B是沿着图3A所示的线I
‑
I
′
截取的半导体存储器装置的截面图。
[0012]图4是图3B中所示的区域A的放大截面图。
[0013]图5A是图4中所示的沟道结构的第一部分、隧道绝缘层和第二导电图案的截面图，而图5B是图4中所示的沟道结构的第一柱部、隧道绝缘层、数据储存层和第一阻挡绝缘层的截面图。
[0014]图6是例示根据本公开的实施方式的半导体存储器装置的存储块的电路图。
[0015]图7是示意性地例示根据本公开的实施方式的半导体存储器装置的立体图。
[0016]图8A是例示图7所示的半导体存储器装置的位线的布局的平面图。
[0017]图8B是沿着图8A所示的线II
‑
II
′
截取的半导体存储器装置的截面图。
[0018]图9是图8B中所示的区域B的放大截面图。
[0019]图10A、图10B、图10C、图10D、图10E、图11、图12、图13、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B和图17C是例示根据本公开的实施方式的半导体存储器装置的制造方法的图。
[0020]图18A、图18B、图18C、图18D、图18E、图18F、图18G、图18H、图18I、图18J、图18K、图18L、图18M和图18N是例示根据本公开的实施方式的半导体存储器装置的制造方法的图。
[0021]图19是例示根据本公开的实施方式的存储器系统的配置的框图。
[0022]图20是例示根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
[0023]本文所公开的特定结构或功能描述仅是出于描述根据本公开的构思的实施方式的目的而例示的。根据本公开的构思的实施方式可以以各种形式来实现，并且不应被解释为限于本文阐述的实施方式。
[0024]实施方式提供了可以改善半导体存储器装置的操作特性的半导体存储器装置及半导体存储器装置的制造方法。
[0025]图1是例示根据本公开的实施方式的半导体存储器装置的存储块的电路图。
[0026]参照图1，半导体存储器装置可以包括多个存储块BLK，其中每个存储块BLK可以包括连接至公共源极层CSL和位线BL的多个存储器单元串MS1、MS2和MS3。
[0027]存储器单元串MS1、MS2和MS3中的每个可以包括串联连接的多个存储器单元MC、源极选择晶体管SST、和至少一个漏极选择晶体管DST。在实施方式中，存储器单元串MS1、MS2和MS3中的每个可以包括连接在多个存储器单元MC和位线BL之间的一个漏极选择晶体管DST。在另一实施方式中，存储器单元串MS1、MS2和MS3中的每个可以包括连接在多个存储器单元MC和位线BL之间的两个或更多个漏极选择晶体管DST。
[0028]多个存储器单元MC可以经由源极选择晶体管SST连接至公共源极层CSL，并且可以经由漏极选择晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，该半导体存储器装置包括：沟道结构，所述沟道结构包括第一柱部和从所述第一柱部延伸的第二柱部；阻挡绝缘层，所述阻挡绝缘层围绕所述沟道结构的所述第一柱部的侧壁；数据储存层，所述数据储存层设置在所述沟道结构的所述第一柱部和所述阻挡绝缘层之间；上选择线，所述上选择线与所述阻挡绝缘层的端部和所述数据储存层的端部交叠，所述阻挡绝缘层的所述端部和所述数据储存层的所述端部面向所述第二柱部的延伸方向，所述上选择线围绕所述沟道结构的所述第二柱部的侧壁；以及隧道绝缘层，所述隧道绝缘层设置在所述沟道结构的所述第一柱部和所述数据储存层之间，所述隧道绝缘层在所述沟道结构的所述第二柱部和所述上选择线之间延伸。2.根据权利要求1所述的半导体存储器装置，其中，所述上选择线包括：第一导电图案，所述第一导电图案与所述沟道结构的所述第二柱部交叉；以及第二导电图案，所述第二导电图案设置在所述第一导电图案和所述隧道绝缘层之间，所述第二导电图案围绕所述隧道绝缘层的侧壁。3.根据权利要求2所述的半导体存储器装置，其中，所述第一导电图案包括硅。4.根据权利要求2所述的半导体存储器装置，其中，所述第二导电图案包括硅、金属硅化物和导电金属屏障物中的至少一种。5.根据权利要求1所述的半导体存储器装置，其中，所述沟道结构的所述第二柱部包括：第一部分，所述第一部分被所述上选择线围绕；第二部分，所述第二部分从所述第一部分在所述第二柱部的所述延伸方向上延伸，以在所述第二柱部的所述延伸方向上比所述上选择线进一步突出；以及第三部分，所述第三部分从所述第二部分在所述第二柱部的所述延伸方向上延伸。6.根据权利要求5所述的半导体存储器装置，该半导体存储器装置还包括：上绝缘层，所述上绝缘层设置在所述上选择线上，所述上绝缘层围绕所述第二柱部的所述第二部分的侧壁；以及公共源极层，所述公共源极层设置在所述上绝缘层上，所述公共源极层与所述第二柱部的所述第三部分接触。7.根据权利要求5所述的半导体存储器装置，该半导体存储器装置还包括：上绝缘层，所述上绝缘层设置在所述上选择线上，所述上绝缘层覆盖所述第二柱部的所述第二部分和所述第三部分；位线接触结构，所述位线接触结构贯穿所述上绝缘层，所述位线接触结构与所述第二柱部的所述第三部分接触；以及位线，所述位线设置在所述上绝缘层上，所述位线与所述位线接触结构接触。8.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：至少一条下选择线，所述至少一条下选择线围绕所述沟道结构的所述第一柱部；以及层间绝缘层和字线，所述层间绝缘层和所述字线在所述上选择线和所述至少一条下选择线之间围绕所述沟道结构的所述第一柱部，其中，所述层间绝缘层和所述字线在所述第二柱部的所述延伸方向上交替层叠，
其中，所述阻挡绝缘层、所述数据储存层和所述隧道绝缘层在所述第一柱部与所述层间绝缘层、所述字线和所述至少一条下选择线中的每一个之间延伸。9.根据权利要求8所述的半导体存储器装置，该半导体存储器装置还包括：外围电路结构，所述外围电路结构与所述上选择线交叠，并且所述至少一条下选择线插置于所述外围电路结构和所述上选择线之间。10.根据权利要求9所述的半导体存储器装置，其中，所述沟道结构具有随着所述沟道结构越靠近所述外围电路结构而变得越宽的宽度。11.一种半导体存储器装置，该半导体存储器装置包括：第一沟道结构和第二沟道结构，所述第一沟道结构和所述第二沟道结构彼此平行地延伸；隧道绝缘层，所述隧道绝缘层围绕所述第一沟道结构和所述第二沟道结构中的每一个的侧壁；数据储存层，所述数据储存层围绕所述第一沟道结构和所述第二沟道结构中的每一个的所述侧壁，并且所述隧道绝缘层插置于所述数据储存层与所述第一沟道结构和所述第二沟道结构的每一个的所述侧壁之间；阻挡绝缘层，所述阻挡绝缘层围绕所述第一沟道结构和所述第二沟道结构中的每一个的所述侧壁，并且所述数据储存层和所述隧道绝缘层插置于所述阻挡绝缘层与所述第一沟道结构和所述第二沟道结构中的每一个的所述侧壁之间；第一下选择线，所述第一下选择线围绕所述第一沟道结构，并且所述阻挡绝缘层、所述数据储存层和所述隧道绝缘层插置于所述第一下选择线和所述第一沟道结构之间；第二下选择线，所述第二下选择线围绕所述第二沟道结构，并且所述阻挡绝缘层、所述数据储存层和所述隧道绝缘层插置于所述第二下选择线和所述第二沟道结构之间；隔离层，所述隔离层设置在所述第一下选择线和所述第二下选择线之间；第一上选择线，所述第一上选择线围绕所述第一沟道结构，并且所述隧道绝缘层插置于所述第一上选择线和所述第一沟道结构之间，所述第一上选择线设置在所述第一下选择线上；第二上选择线，所述第二上选择线围绕所述第二沟道结构，并且所述隧道绝缘层插置于所述第二上选择线和所述第二沟道结构之间，所述第二...

【专利技术属性】
技术研发人员：李南宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：