本发明专利技术提供一种存储器装置。存储器装置包含堆叠结构、管状元件、导电柱与多个存储器单元。管状元件包含虚设通道层，且管状元件贯穿该堆叠结构。导电柱被管状元件围绕，且导电柱延伸超过虚设通道层的底表面。多个存储器单元在堆叠结构中并电性连接至导电柱。在堆叠结构中并电性连接至导电柱。在堆叠结构中并电性连接至导电柱。
【技术实现步骤摘要】
存储器装置
[0001]本专利技术是有关于存储器装置，且特别有关于具有被管状元件围绕的导电柱的存储器装置。
技术介绍
[0002]自从平面存储器装置，例如二维(2-dimensional)存储器装置，达到容量扩展极限且难以满足市场需求，存储器装置的发展已转向三维(3-dimensional；3D)存储器装置。然而，三维存储器装置的发展带来许多挑战，例如高成本、难以整合工艺、存储器装置的架构稳定性、存储器装置的电性表现、复杂的装置设计等问题。为了解决这些问题，发展新的三维存储器装置显得愈来愈重要。
[0003]因此，有需要提供具有改良的布局(layout)的存储器装置。
技术实现思路
[0004]本专利技术是有关于存储器装置。
[0005]根据一实施例，提供存储器装置。存储器装置包含堆叠结构、管状元件、导电柱与多个存储器单元。管状元件包含虚设通道层，且管状元件贯穿该堆叠结构。导电柱被管状元件围绕，且导电柱延伸超过虚设通道层的底表面。多个存储器单元在堆叠结构中并电性连接至导电柱。
[0006]为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下。
附图说明
[0007]图1绘示根据本专利技术的一实施例的存储器装置的示意立体图；
[0008]图2A绘示根据本专利技术的一实施例的存储器装置的示意立体图；
[0009]图2B绘示图1所示的绝缘堆叠结构中的多个柱体结构中的一者；
[0010]图2C绘示图1所示的阶梯结构中的多个柱体结构中的一者；
[0011]图3绘示根据本专利技术的一实施例的主堆叠结构的示意俯视图；
[0012]图4绘示根据本专利技术的一实施例的存储器装置的示意立体图；
[0013]图5绘示根据本专利技术的一实施例的存储器装置的示意俯视图；及
[0014]图6-15示例性绘示用以制造根据本专利技术的一实施例的存储器装置的方法。
[0015]【符号说明】
[0016]10：存储器装置
[0017]S：堆叠结构
[0018]100，100A，100B，100C：主堆叠结构
[0019]101，101A，101B，101C，101D，101E，101F，101G：阶梯结构
[0020]102，102A，102
′
：绝缘堆叠结构
[0021]103：绝缘条
[0022]104：导电膜
[0023]105：第一绝缘层
[0024]106：导电阶梯层
[0025]107：绝缘阶梯层
[0026]108，120，121，140，148：底表面
[0027]109，141：顶表面
[0028]110，110
′
：第二绝缘层
[0029]111，111
′
：第三绝缘层
[0030]112：柱体结构
[0031]113：管状元件
[0032]114：导电柱
[0033]115：阶梯部
[0034]116：导电插塞
[0035]117，417：存储器膜
[0036]118：虚设通道层
[0037]118A，118B，118
′
：通道层
[0038]119：绝缘膜
[0039]122，122A：柱元件
[0040]123，124：源极/漏极柱
[0041]125：绝缘柱
[0042]126：多晶半导体层
[0043]127：上导电柱端部
[0044]128：下导电柱端部
[0045]129：半导体装置
[0046]130：导电层
[0047]136：介电层
[0048]137：第一孔
[0049]138：第二孔
[0050]139：第三孔
[0051]142：第一开孔
[0052]143：第二开孔
[0053]144：第三开孔
[0054]145：沟槽
[0055]146：介电膜
[0056]147：导电材料
[0057]161，192：晶体管
[0058]163，165，194：下导电结构
[0059]171，173，181，183，191：上导电结构
[0060]X，Y，Z：方向
具体实施方式
[0061]以下提出相关实施例，配合附图以详细说明本揭露所提出的存储器装置及其制造方法。然而，本揭露并不以此为限。实施例中的叙述，例如局部结构、制造方法的步骤和材料应用等，仅为举例说明之用，本揭露欲保护的范围并非仅限于所述形式。
[0062]同时，须注意的是，本揭露并非显示出所有可能的实施例。相关
者当可在不脱离本揭露的精神和范围的前提下，对实施例的结构和制造方法加以变化与修饰，以符合实际应用所需。因此，未于本揭露提出的其他实施形式也可能可以应用。再者，附图是简化以利清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和附图仅作叙述实施例之用，而非用以限缩本揭露保护范围。相同或相似的元件符号用以代表相同或相似的元件。
[0063]图1绘示根据本专利技术的一实施例的存储器装置10的示意立体图。存储器装置10可包含三维非挥发性存储器，例如或非门闪存(NOR flash memory)、与非门闪存(NAND flash memory)、或其它种类存储器。存储器装置10可包含堆叠结构S。堆叠结构S可包含主堆叠结构100、阶梯结构101与绝缘堆叠结构102。主堆叠结构100、阶梯结构101与绝缘堆叠结构102可设置为相邻于彼此。主堆叠结构100、阶梯结构101与绝缘堆叠结构102可设置为于垂直方向上互不重叠，垂直方向例如是Z方向。主堆叠结构100与阶梯结构101可沿着横向方向设置，横向方向例如是Y方向，但主堆叠结构100与阶梯结构101于纵向方向上可互不重叠，纵向方向例如是X方向。主堆叠结构100与绝缘堆叠结构102可沿着X方向设置，但主堆叠结构100与绝缘堆叠结构102于Y方向上可互不重叠。相似地，阶梯结构101与绝缘堆叠结构102可沿着X方向设置，但阶梯结构101与绝缘堆叠结构102于Y方向上可互不重叠。
[0064]在一实施例中，如图1所示，存储器装置10可具有四个阶梯结构101/101A/101B/101C，阶梯结构101与阶梯结构101A设置为相邻于彼此，且绝缘条103使阶梯结构101隔离于阶梯结构101A。阶梯结构101B与阶梯结构101C设置为相邻于彼此，且绝缘条103使阶梯结构101B隔离于阶梯结构101C。阶梯结构101与阶梯结构101C设置于主堆叠结构100的相对侧。阶梯结构101A与阶梯结构101B设置于主堆叠结构100的相对侧。在一实施例中，阶梯结构101与阶梯结构101C可对称设置。在一实施例中，阶梯结构101A与阶梯结构101B可对称设置。在一实施例中本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种存储器装置，包含：一堆叠结构；一管状元件，包含一虚设通道层，且该管状元件贯穿该堆叠结构；一导电柱，被该管状元件围绕，且该导电柱延伸超过该虚设通道层的一底表面；以及多个存储器单元，在该堆叠结构中并电性连接至该导电柱。2.如权利要求1所述的存储器装置，其中该虚设通道层具有一管状，该管状元件更包含：一存储器膜，其中该虚设通道层介于该存储器膜与该导电柱之间，其中该存储器膜具有一管状；及一绝缘膜，该绝缘膜介于该导电柱与该虚设通道层之间，其中该绝缘膜具有一管状。3.如权利要求1所述的存储器装置，其中该导电柱是做为用于这些存储器单元的一位线接触结构、一源极线接触结构或一字线接触结构。4.如权利要求1所述的存储器装置，更包含位于下方的一半导体装置，且该半导体装置电性连接至该导电柱的一下导电柱端部，其中该半导体装置包含一位线开关或一源极线开关。5.如权利要求1所述的存储器装置，其中该堆叠结构包含一绝缘堆叠结构，该管状元件与该导电柱通过该绝缘堆叠结构，该存储器装置更包含位于上方的一导电层电性连接于这些存储器单元与该导电柱的一上导电柱端部之间，其中该...
【专利技术属性】
技术研发人员：叶腾豪，胡志玮，吕函庭，李冠儒，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。