半导体结构及其制备方法、三维存储器技术

本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统、电子设备，涉及半导体芯片技术领域，旨在降低工艺难度。半导体结构的制备方法包括：在衬底的第一侧形成叠层结构；形成沟道孔；在沟道孔内形成第一沟道结构，第一沟道结构包括：存储功能层和第一沟道层以及插塞，第一沟道结构包括第一部分和第二部分，第一部分为第一沟道结构位于衬底中的部分，第一部分至少包括存储功能层的底壁以及第一沟道层的底壁，第二部分为第一沟道结构位于叠层结构中的部分；去除衬底以及第一部分，暴露出第二部分的部分表面；经由部分表面，对第一沟道层进行处理，得到第二沟道层；形成源极层。所制备的半导体结构用以实现数据的读取和写入操作。写入操作。写入操作。

【技术实现步骤摘要】
半导体结构及其制备方法、三维存储器


[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及其制备方法、三维存储器、存储系统、电子设备。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0004]现有的存储器的制备方法中，工艺难度较大。

技术实现思路

[0005]本公开的实施例提供一种半导体结构及其制备方法、三维存储器、存储系统、电子设备，旨在降低工艺难度。
[0006]为达到上述目的，本公开的实施例采用如下技术方案：
[0007]一方面，提供一种半导体结构的制备方法，所述半导体结构的制备方法包括：在衬底的第一侧形成叠层结构，所述叠层结构包括交替叠置的第一膜层和第二膜层；形成贯穿所述叠层结构、且延伸入所述衬底中的沟道孔；在所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：在衬底的第一侧形成叠层结构，所述叠层结构包括交替叠置的第一膜层和第二膜层；形成贯穿所述叠层结构、且延伸入所述衬底中的沟道孔；在所述沟道孔内形成第一沟道结构，所述第一沟道结构包括：依次形成在所述沟道孔内的存储功能层和第一沟道层，以及封盖所述沟道孔的开口的插塞，其中，所述第一沟道结构包括第一部分和第二部分，所述第一部分为所述第一沟道结构位于所述衬底中的部分，所述第一部分至少包括所述存储功能层的底壁以及所述第一沟道层的底壁，所述第二部分为所述第一沟道结构位于所述叠层结构中的部分；去除所述衬底以及所述第一部分，暴露出所述第二部分的部分表面；经由所述部分表面，对所述第一沟道层进行处理，得到第二沟道层；以及，形成源极层，所述源极层至少与所述第二沟道层远离所述插塞的端面接触。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一沟道层与所述插塞围设出第一空腔；所述经由所述部分表面，对所述第一沟道层进行处理，得到第二沟道层的步骤，包括：通过暴露出的所述第一空腔，对所述第一沟道层的内壁进行减薄，得到所述第二沟道层。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第一沟道结构还包括：位于所述第一空腔内的第一绝缘材料；所述经由所述部分表面，对所述第一沟道层进行处理，得到沟道层的步骤，还包括：通过所述第一空腔的开口，去除所述第一绝缘材料，以暴露出所述第一空腔。4.根据权利要求1～3中任一项所述的半导体结构的制备方法，其特征在于，所述第二沟道层限定出第二空腔；在形成所述源极层之前，还包括：在所述第二空腔内填充第二绝缘材料。5.根据权利要求1～3中任一项所述的半导体结构的制备方法，其特征在于，在形成所述源极层之前，还包括：对所述第二沟道层远离所述插塞的端部进行离子掺杂，所述离子掺杂的类型与所述源极层的掺杂类型相同。6.根据权利要求1～3中任一项所述的半导体结构的制备方法，其特征在于，所述在衬底的第一侧形成叠层结构的步骤，包括：在所述衬底的所述第一侧形成第一叠层结构；所述形成贯穿所述叠层结构、且延伸入所述衬底中的沟道孔的步骤，包括：形成贯穿所述第一叠层结构、且延伸入所述衬底中的第一沟道孔，并在所述第一沟道孔内填充沟道牺牲材料；所述在衬底的第一侧形成叠层结构的步骤，还包括：在所述第一叠层结构背离所述衬底的一侧形成第二叠层结构；所述形成贯穿所述叠层结构、且延伸入所述衬底中的沟道孔的步骤，还包括：形成贯穿所述第二叠层结构的第二沟道孔；通过所述第二沟道孔去除所述沟道牺牲材料，以使所述第一沟道孔与所述第二沟道孔连通，形成所述沟道孔。
7.根据权利要求6所述的半导体结构...

【专利技术属性】
技术研发人员：刘沙沙，毛晓明，李思晢，黄文龙，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：