内存数组区块间的读取、写入及复制的方法、及内存芯片技术

本发明专利技术公开了一种内存的页数据读取方法，包括致能第一内存区块及与第一内存区块相邻的第二内存区块间的位线感测放大器来锁存加载至内存数组的多条位线以电压形态表示的讯号/数据，以使多个锁存的数据传播至第二内存区块中的多条位线。电压讯号从一个内存区块以此方式依次传播至后续的相邻内存区块，直至到达目标内存区块位置为止。依此方式亦可将数据写入储存芯片中，做法是使电压讯号从一内存区块依次传播至另一相邻内存区块，直到到达目标内存区块位置为止，最后激活目标位置的字线以将数据写入至目标位置的内存单元。将数据写入至目标位置的内存单元。将数据写入至目标位置的内存单元。

【技术实现步骤摘要】
内存数组区块间的读取、写入及复制的方法、及内存芯片


[0001]本专利技术关于内存管理，特别是关于一种利用低功率及宽数据存取的页数据复制方式及借助内存区块间的位线感测放大器结构而用于增强内存模块中的预取功能。

技术介绍

[0002]动态随机存取内存(dynamic random access memory，DRAM)等内存设计的重要考虑因素的一为最大化高带宽的资料存取。然而，现有技术的数据存取方式可能会发生一些问题。例如，可能需要在预取数量及记忆库面积大小的间进行权衡。此外，在不显着增加内存单元数组面积的情况下，DRAM芯片的传统单元数组架构可能已到达预取数量的限制。因此，需要一种新的数据存取架构及方法来解决这个问题。

技术实现思路

[0003]本专利技术实施例提供一种内存的页数据读取方法，内存包括多个记忆库，每个记忆库包括多个内存区块，每个内存区块包括经过字线耦接的多个内存单元，每个内存单元分别耦接于不同位线，不同位线实质上垂直于字线，每条位线通过位线感测放大器(其电路主要部分与锁存器相同)耦接于或选择性耦接于相邻内存区块中的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存的页数据读取方法，其特征在于，该内存包括多个记忆库，每个记忆库包括多个内存区块，每个内存区块包括经过字线耦接的多个内存单元，每个内存单元分别耦接于不同位线，该不同位线实质上垂直于该字线，每条位线通过位线感测放大器耦接于或选择性耦接于相邻内存区块中的位线，该方法包括：激活记忆库的第一内存区块中的字线，以将该第一内存区块的多个内存单元中存在的多个数据以第一电压型态分别加载至该第一内存区块的多条位线；使用该第一内存区块及与第二内存区块之间的多个位线感测放大器来放大及锁存加载至该第一部分的该些位线的该些第一电压，以使前述的多个数据以多个第二电压型态传播至与该第一内存区块相邻的第二内存区块中的多条位线；使用该第二内存区块及第三内存区块之间的多个位线感测放大器来锁存传播至该第二部分中的该些位线的该些第二电压，以使前述的多个数据以多个第三电压形态传播至该第三内存区块中的多条位线(该第三内存区块不同于该第一内存区块而与该第二内存区块在另一端相邻)；继续将多个先前数据以电压型态从内存区块依序传播至后续的相邻内存区块，直至到达该记忆库的末端的多条位线为止；及从该记忆库的该末端的该些位线读取前述依序传播的多个数据。2.如权利要求1所述的方法，其特征在于，还包括：在激活该内存的该第一内存区块中的该字线之前，对每条位线进行预充电。3.如权利要求1所述的方法，其特征在于，还包括：该些位线感测放大器在将该些先前电压讯号传播至下一内存区块之前，将每个内存区块之间的该些先前电压反相。4.一种内存的页数据写入方法，其特征在于，该内存包括多个记忆库，每个记忆库包括多个内存区块，每个内存区块包括经过字线耦接的多个内存单元，每个内存单元分别耦接于不同位线，该不同位线实质上垂直于该字线，每条位线通过位线感测放大器耦接于或选择性耦接于相邻内存区块中的位线，该方法包括：将多个数据以第一电压型态分别写至多条位线；使用第一内存区块及与第二内存区块之间的多个位线感测放大器来放大及锁存写至该些位线的该些第一电压讯号，用以使多个第二电压传播至该第二内存区块中的多条位线，该第二内存区块与该第一内存区块相邻；使用该第二内存区块及第三内存区块之间的多个位线感测放大器来放大及锁存传播至该第二内存区块中的该些位线的该些第二电压讯号，用以使多个第三电压讯号传播至该第三内存区块中的多条位线，该第三内存区块不同于该第一内存区块而与该第二内存区块在另一端相邻；继续将多个先前电压讯号从内存区块依序传...

【专利技术属性】
技术研发人员：王智彬，丁达刚，王明弘，
申请(专利权)人：补丁科技股份有限公司，
类型：发明
国别省市：