表征套刻精度量测方法准确性的方法技术

本发明专利技术公开了一种表征套刻精度量测方法准确性的方法中，包括：步骤一、对具有前层套刻精度标识的晶圆并进行第一次曝光，进行第一次测量收集整片晶圆的套刻精度数据，得到最佳补值并将晶圆返工。步骤二、选择性地在N个shot上添加固定偏移量并上传到光刻机。步骤三、结合最佳补值和固定偏移量对晶圆进行第二次曝光；进行第二次测量收集整片晶圆的套刻精度数据。步骤四、利用各未选定shot的套刻精度量测值进行模拟计算得到各选定shot的套刻精度模拟值。步骤五、将各选定shot的套刻精度量测值减去套刻精度模拟值得到各选定shot的偏差值，通过各选定shot的固定偏移量和偏差值进行点对点比较判断套刻精度量测方法的准确性。本发明专利技术能简化工艺方法并提高测试速度。化工艺方法并提高测试速度。化工艺方法并提高测试速度。

【技术实现步骤摘要】
表征套刻精度量测方法准确性的方法


[0001]本专利技术涉及一半导体集成电路制造方法，特别是涉及一种表征套刻精度量测方法准确性的方法。

技术介绍

[0002]现有套刻精度量测方法主要分为基于图像套刻(image based overlay，IBO)方法和基于衍射套刻(diffraction based overlay，DBO)方法。IBO和DBO对套刻精度的测量都是间接测量。现有方法中，为了表征IBO和DBO量测套刻精度的准确性，需要采用直接测量套刻精度的方法来实现，现有方法主要是采用特征尺寸测量用扫描电子显微镜(CDSEM)套刻(OVL)标识(mark)即CDSEM OVL mark。
[0003]如图1所示，是现有表征套刻精度量测方法准确性的方法中采用的CDSEM OVL mark的版图；CDSEM OVL mark包括了由前层标识101组成的阵列和由当前层标识102组成的阵列。现有方法中，在当前层标识102的光刻工艺完成后，还需进行刻蚀工艺将前层标识101裸露出来才能进行前后层偏移量的直接量测，根据采用CDSEM OVL mark进行直接测量得到套刻精度的测量结构来与IBO和DBO的套刻精度量测结果进行对比，从而实现对IBO和DBO的套刻精度量测结果的准确性进行表征。
[0004]但是，采用CDSEM mark具有如下缺陷：
[0005]首先、不能对所有工艺层(layer)通用，需要根据不同layer工艺属性进行特殊设计。
[0006]其次、不能在光刻当站进行量测，需要经过刻蚀工艺将前层露出来才可以进行量测，与此同时引入了刻蚀工艺对量测结果的影响。
[0007]再次、CDSEM量测速度较慢，不利于大规模收集整片晶圆的数据。

技术实现思路

[0008]本专利技术所要解决的技术问题是提供一种表征套刻精度量测方法准确性的方法，不需要采用CDSEM标识即可实现，能对所有层都通用，不需要进行刻蚀工艺即可实现，从而能简化工艺方法并提高测试速度。
[0009]为解决上述技术问题，本专利技术提供的表征套刻精度量测方法准确性的方法中，套刻精度量测方法采用前层套刻精度标识以及当前层套刻精度标识进行偏移测量得到套刻精度数据；套刻精度量测方法的准确性的表征方法包括如下步骤：
[0010]步骤一、提供具有前层套刻精度标识的晶圆，采用具有当前层套刻精度标识的光罩对所述晶圆进行第一次曝光，所述第一次曝光会在所述晶圆上形成由光刻胶图形组成的当前层套刻精度标识。
[0011]进行第一次测量收集整片所述晶圆的套刻精度数据，得到最佳补值并将晶圆返工。
[0012]步骤二、选择性地在N个shot上添加固定偏移量，并上传到光刻机。
[0013]一个shot为一曝光单元，N为大于1的整数，所述晶圆上所包括的shot的数量大于N，令添加固定偏移量的所述shot为选定shot，未添加固定偏移量的所述shot为未选定shot。
[0014]步骤三、采用具有当前层套刻精度标识的所述光罩并结合所述第一次曝光时得到的最佳补值以及N个所述选定shot的固定偏移量对所述晶圆进行第二次曝光；所述第二次曝光会在所述晶圆上形成由光刻胶图形组成的当前层套刻精度标识。
[0015]进行第二次测量收集整片所述晶圆的套刻精度数据。
[0016]步骤四、利用所述第二次测量中收集的各所述未选定shot的套刻精度量测值进行模拟计算得到N个所述选定shot的套刻精度模拟值。
[0017]步骤五、将所述第二次测量中收集的各所述选定shot的套刻精度量测值减去步骤四中得到的各所述选定shot的套刻精度模拟值得到各所述选定shot的偏差值，通过各所述选定shot的固定偏移量和偏差值进行点对点比较判断套刻精度量测方法的准确性。
[0018]进一步的改进是，套刻精度量测方法包括：基于图像套刻方法和基于衍射套刻方法。
[0019]进一步的改进是，所述基于图像套刻方法中所述前层套刻精度标识和所述当前层套刻精度标识形成基于图像套刻。
[0020]进一步的改进是，所述基于衍射套刻方法中所述前层套刻精度标识和所述当前层套刻精度标识形成基于衍射套刻。
[0021]进一步的改进是，步骤一至步骤五在光刻当站完成。
[0022]进一步的改进是，步骤二中，通过子程序(subrecipe)实现选择性地在N个所述选定shot上添加所述固定偏移量并上传到所述光刻机；
[0023]进一步的改进是，所述固定偏移量包括X方向固定偏移值和Y方向固定偏移值。
[0024]进一步的改进是，各所述选定shot上添加的所述固定偏移量大小相同或不相同。
[0025]进一步的改进是，所述子程序通过设置曝光区域内旋转(intra field rotation)设置所述固定偏移量。
[0026]本专利技术通过设置的固定偏移量以及通过测量和推导得到的选定shot的偏差值进行比较即可标准套刻精度量测方法准确性，所以，本专利技术不需要采用CDSEM标识即可实现，从而能克服采用CDSEM标识时所对应的各种缺陷，例如，本专利技术能对所有层都通用，不需要进行刻蚀工艺即可实现，有利于大规模收集整片晶圆的数据，从而能简化工艺方法并提高测试速度。
附图说明
[0027]下面结合附图和具体实施方式对本专利技术作进一步详细的说明：
[0028]图1是现有表征套刻精度量测方法准确性的方法中采用的CDSEM OVLmark的版图；
[0029]图2是本专利技术实施例表征套刻精度量测方法准确性的方法的流程图；
[0030]图3A是本专利技术实施例的步骤二中在N个shot上添加固定偏移量的示意图；
[0031]图3B是本专利技术实施例的第二次测量中收集的各未选定shot的套刻精度量测值的示意图；
[0032]图3C是本专利技术实施例的步骤四中行模拟计算得到N个选定shot的套刻精度模拟值
的示意图；
[0033]图3D是本专利技术实施例的第二次测量中收集的N个选定shot的套刻精度量测值的示意图；
[0034]图3E是本专利技术实施例的步骤五中选定shot的偏差值；
[0035]图4A是本专利技术实施例的步骤二中在N个shot上添加固定偏移量具体值分布图；
[0036]图4B是本专利技术实施例的第二次测量中收集的各未选定shot的套刻精度量测值的具体值分布图；
[0037]图4C是由图4B各未选定shot的套刻精度量测值模拟计算得到N个选定shot的套刻精度模拟值具体值分布图；
[0038]图5A是采用本专利技术实施例方法得到的IBO方法X方向套刻精度的拟合曲线；
[0039]图5B是采用本专利技术实施例方法得到的IBO方法Y方向套刻精度的拟合曲线；
[0040]图5C是采用本专利技术实施例方法得到的uDBO方法X方向套刻精度的拟合曲线；
[0041]图5D是采用本专利技术实施例方法得到的uDBO方法Y方向套刻精度的拟合曲线。
具体实施方式
...

【技术保护点】

【技术特征摘要】
1.一种表征套刻精度量测方法准确性的方法，其特征在于，套刻精度量测方法采用前层套刻精度标识以及当前层套刻精度标识进行偏移测量得到套刻精度数据；套刻精度量测方法的准确性的表征方法包括如下步骤：步骤一、提供具有前层套刻精度标识的晶圆，采用具有当前层套刻精度标识的光罩对所述晶圆进行第一次曝光，所述第一次曝光会在所述晶圆上形成由光刻胶图形组成的当前层套刻精度标识；进行第一次测量收集整片所述晶圆的套刻精度数据，得到最佳补值并将晶圆返工；步骤二、选择性地在N个shot上添加固定偏移量，并上传到光刻机；一个shot为一曝光单元，N为大于1的整数，所述晶圆上所包括的shot的数量大于N，令添加固定偏移量的所述shot为选定shot，未添加固定偏移量的所述shot为未选定shot；步骤三、采用具有当前层套刻精度标识的所述光罩并结合所述第一次曝光时得到的最佳补值以及N个所述选定shot的固定偏移量对所述晶圆进行第二次曝光；所述第二次曝光会在所述晶圆上形成由光刻胶图形组成的当前层套刻精度标识；进行第二次测量收集整片所述晶圆的套刻精度数据；步骤四、利用所述第二次测量中收集的各所述未选定shot的套刻精度量测值进行模拟计算得到N个所述选定shot的套刻精度模拟值；步骤五、将所述第二次测量中收集的各所述选定shot的套刻精度量测值减去步骤四中得到的各所述选定shot的套刻精度模拟值得...

【专利技术属性】
技术研发人员：钱睿，赖璐璐，刘硕，张聪，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：