一种三维芯片及电子设备制造技术

本申请公开一种三维芯片及电子设备，涉及芯片技术领域，能够提高三维芯片的性能和可靠性。三维芯片，包括：第一芯片单元，所述第一芯片单元上设置有第一电路；第二芯片单元，所述第二芯片单元上设置有第二电路；基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。同一个所述第二电路之间。同一个所述第二电路之间。

【技术实现步骤摘要】
一种三维芯片及电子设备


[0001]本申请涉及芯片
，尤其涉及一种三维芯片及电子设备。

技术介绍

[0002]在3D IC(三维芯片)中，HB cell(Hybrid bonding cell，键合单元)用于连接两个芯片。两个芯片之间唯一的数据交互通路就是HB cell，HB cell的数量会直接影响三维芯片的性能和可靠性。
[0003]然而，在现有的三维芯片中，HB cell的数量和位置的设置均依赖于芯片的端口位置以及芯片线路连接的需求，未考虑三维芯片的性能和可靠性

技术实现思路

[0004]本申请实施例提供一种三维芯片及电子设备，能够提高三维芯片的性能和可靠性。
[0005]本申请实施例的第一方面，提供一种三维芯片，包括：
[0006]第一芯片单元，所述第一芯片单元上设置有第一电路；
[0007]第二芯片单元，所述第二芯片单元上设置有第二电路；
[0008]基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。
[0009]在一些实施方式中，所述第一电路包括第一导电部，所述第二电路包括第二导电部，所述第一导电部与所述第二导电部通过所述基础键合单元电连接；
[0010]所述第二导电部在所述第一芯片单元上的正投影为第一投影，与所述第二导电部电连接的所述第一导电部所在区域与所述第一投影的交叠区域为键合区域，电连接同一个所述第一导电部和同一个所述第二导电部的所述基础键合单元和所述冗余键合单元均设置于所述键合区域内。
[0011]在一些实施方式中，所述第一投影的面积大于与所述第二导电部电连接的所述第一导电部所在区域的面积。
[0012]在一些实施方式中，所述第一芯片单元包括第一顶层金属层，所述第一顶层金属层内设置有所述第一导电部；
[0013]所述第二芯片单元包括第二顶层金属层，所述第二顶层金属层内设置有所述第二导电部；
[0014]所述基础键合单元和所述冗余键合单元设置于所述第一顶层金属层与所述第二顶层金属层之间。
[0015]在一些实施方式中，所述第一芯片单元包括第一有源层，所述第一有源层设置于所述第一顶层金属层远离所述第二芯片单元的一侧，所述第一有源层内设置有第一器件；
[0016]所述第二芯片单元包括第二有源层，所述第二有源层设置于所述第二顶层金属层
远离所述第一芯片单元的一侧，所述第二有源层内设置有第二器件；
[0017]所述第一电路包括所述第一器件，所述第一电路中的所述第一器件和所述第一导电部电连接；
[0018]所述第二电路包括所述第二器件，所述第二电路中的所述第二器件和所述第二导电部电连接。
[0019]在一些实施方式中，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元的数量为至少两个。
[0020]在一些实施方式中，与所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间的所述冗余键合单元呈阵列排布。
[0021]在一些实施方式中，所述基础键合单元的形状与所述冗余键合单元的形状相同。
[0022]在一些实施方式中，所述基础键合单元的尺寸与所述冗余键合单元的尺寸相同。
[0023]本申请实施例还提供一种电子设备，所述电子设备包括如第一方面所述的三维芯片。
[0024]本申请实施例提供的三维芯片及电子设备，通过设置基础键合单元与关联的冗余键合单元在同一个第一电路和第二电路之间并联，在基础键合单元满足第一电路与第二电路之间的基本电连接需求的基础上，能够减小具有连接关系的第一电路和第二电路之间的连接电阻，减小连接压降，可以降低具有连接关系的第一电路和第二电路的连接耗能，能够增强具有连接关系的第一电路和第二电路的电连接稳定性，使得具有连接关系的第一电路和第二电路之间的信号传输更加稳定，减小具有连接关系的第一电路和第二电路之间的连接电阻，还能够利于部分电阻明暗的信号传输，进而提升三维芯片的性能和可靠性。
附图说明
[0025]图1为本申请实施例提供的一种三维芯片的结构示意图；
[0026]图2为本申请实施例提供的一种第一芯片单元的局部结构俯视图；
[0027]图3为本申请实施例提供的一种三维芯片的制备方法的示意性流程图；
[0028]图4为本申请实施例提供的一种电子设备的示意性结构框图。
具体实施方式
[0029]为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
[0030]在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两
个的情况。
[0031]在三维芯片中，键合单元用于连接两个芯片。两个芯片之间唯一的数据交互通路就是HB cell，HB cell的数量会直接影响三维芯片的性能和可靠性。然而，在现有的三维芯片中，HB cell的数量和位置的设置均依赖于芯片的端口位置以及芯片线路连接的需求，未考虑三维芯片的性能和可靠性。
[0032]有鉴于此，本申请实施例提供一种三维芯片及电子设备，能够提高三维芯片的性能和可靠性。
[0033]本申请实施例的第一方面，提供一种三维芯片，图1为本申请实施例提供的一种三维芯片的结构示意图。如图1所示，本申请实施例提供的三维芯片，包括：第一芯片单元100，第一芯片单元100上设置有第一电路；第二芯片单元200，第二芯片单元200上设置有第二电路；基础键合单元300，第一电路与第二电路通过基础键合单元300电连接，基础键合单元关联至少一个冗余键合单元400，冗余键合单元400与对应的基础键合单元300并联于同一个第一电路和同一个第二电路之间。基础键合单元300与冗余键合单元400可以采用相同的材料，也可以采用相同的形状，本申请实施例均不作具体限定。图1所示的三维芯片中的第一芯片单元100可以作为底芯片，第二芯片单元200可以作为顶芯片，本申请实施例不作具体限定。图1未示出第一电路和第二电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维芯片，其特征在于，包括：第一芯片单元，所述第一芯片单元上设置有第一电路；第二芯片单元，所述第二芯片单元上设置有第二电路；基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。2.根据权利要求1所述的三维芯片，其特征在于，所述第一电路包括第一导电部，所述第二电路包括第二导电部，所述第一导电部与所述第二导电部通过所述基础键合单元电连接；所述第二导电部在所述第一芯片单元上的正投影为第一投影，与所述第二导电部电连接的所述第一导电部所在区域与所述第一投影的交叠区域为键合区域，电连接同一个所述第一导电部和同一个所述第二导电部的所述基础键合单元和所述冗余键合单元均设置于所述键合区域内。3.根据权利要求2所述的三维芯片，其特征在于，所述第一投影的面积大于与所述第二导电部电连接的所述第一导电部所在区域的面积。4.根据权利要求2所述的三维芯片，其特征在于，所述第一芯片单元包括第一顶层金属层，所述第一顶层金属层内设置有所述第一导电部；所述第二芯片单元包括第二顶层金属层，所述第二顶层金属层内设置有所述第二导电部；所述基础键合单元和所述冗余键合单元设置于所述第一顶层金属层与所...

【专利技术属性】
技术研发人员：贺璐璐，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：