【技术实现步骤摘要】
半导体芯片封装方法及芯片封装结构
[0001]本专利技术涉及半导体芯片封装
，具体涉及一种半导体芯片封装方法和芯片封装结构。
技术介绍
[0002]随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，内部功能元件和走线的集成度也相应不断提高，因此封装的要求也不断提高。晶圆级封装领域目前主要采取是扇出封装和转接板封装技术，无论采用何种封装方式都需要通过重布线技术工艺将芯片接脚电联接到封装所需位置，因而要求接脚的尺寸，间距等技术参数满足重布线工艺需求。但是随着芯片功能的增加，芯片信号输入接脚、输出接脚数量不断增加，而芯片尺寸也在不断减小，因而接脚在芯片上的分布愈加复杂，密度也越来越高，当密度达到一定程度时，受工艺精度的限制，重布线层中互联层间距有限，如间距太小容易造成短路，因此难以将芯片的全部接脚通过重布线引出。故而需要一种封装方式满足高密度接脚分布...
【技术保护点】
【技术特征摘要】
1.一种芯片封装方法，其特征在于：所述芯片正面表面具有保留区和非保留区；所述非保留区包围所述保留区；所述芯片正面表面设置有若干接脚；所述若干接脚包括第一类接脚和第二类接脚，所述第一类接脚位于所述非保留区上，所述第二类接脚位于所述保留区上；所述芯片内部设置有若干芯片内走线，各所述芯片内走线分别与所述芯片正面表面的若干接脚一一对应连接；所述芯片内走线包括第一类走线和第二类走线，所述第一类走线与所述第一类接脚对应连接，所述第二类走线与所述第二类接脚对应连接；所述芯片封装方法包括：在所述芯片背面开设若干通孔，各所述通孔的底部分别暴露各所述第二类走线；提供封装基板；封装所述芯片的正面，以使所述第一类走线通过所述第一类接脚电连接所述封装基板；封装所述芯片的背面，以使所述第二类走线通过所述通孔电连接所述封装基板。2.根据权利要求1所述的芯片封装方法，其特征在于：还包括以下步骤：形成第一重布线层：所述第一重布线层形成于所述芯片正面表面，所述第一类接脚电连接所述第一重布线层，所述第一重布线层电连接所述封装基板。3.根据权利要求2所述的芯片封装方法，其特征在于：所述形成第一重布线层的步骤包括：形成第一介质层，形成第二介质层和形成第一中间介质层，其中所述第一中间介质层形成于所述第一介质层和所述第二介质层之间；所述形成第一重布线层的步骤还包括：形成第一导电互联层，形成第二导电互联层和形成第一中间导电互联层；所述第一导电互联层形成于所述第一介质层中且贯通所述第一介质层；所述第二导电互联层形成于所述第二介质层中且贯通所述第二介质层；所述第一中间导电互联层形成于所述第一中间介质层之中且连通所述第一导电互联层和所述第二导电互联层。4.根据权利要求3所述的芯片封装方法，其特征在于：所述第一介质层形成于所述芯片正面表面，且所述第一导电互联层连接所述第一类接脚；所述第二介质层形成于所述中间介质层背向所述芯片一侧表面。5.根据权利要求4所述的芯片封装方法，其特征在于：还包括以下步骤：在所述第二导电互联层背向芯片一侧的表面和所述第二介质层背向芯片一侧的表面贴装键合载片；去除所述键合载片，在所述第二导电互联层背向芯片一侧的表面形成第一焊球；将所述第二导电互联层通过所述第一焊球连接至所述封装基板形成电连接。6.根据权利要求2所述的芯片封装方法，其特征在于，还包括以下步骤：在所述通孔中形成填充导电层，所述填充导电层完全填充所述通孔。7.根据权利要求6所述的芯片封装方法，其特征在于：还包括以下步骤：形成第二重布线层：在所述芯片的背面形成所述第二重布线层，以使所述第二类走线通过所述填充导电层电连接所述第二重布线层，所述第二重布线层电连接所述封装基板。8.根据权利要求7所述的芯片封装方法，其特征在于：所述形成所述第二重布线层的步骤包括：形成第二绝缘介质层；
所述形成第二重布线层的步骤还包括：形成第三导电互联层，形成第四导电互联层；所述第三导电互联层形成于所述第二绝缘介质层中；所述第四导电互联层形成于所述第二绝缘介质层中；所述第四导电互联层与所述第三导电互联层连接。9.根据权利要求8所述的芯片封装方法，其特征在于，所述第二绝缘介质层形成于所述芯片的背面表面；所述第三导电互联层连接所述填充导电层；所述第四...
【专利技术属性】
技术研发人员：李恒甫，
申请(专利权)人：江苏中科智芯集成科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。