逻辑模拟验证系统、逻辑模拟验证方法以及程序技术方案

本发明专利技术涉及逻辑模拟验证系统、方法及程序。在短时间对每个逻辑模拟器提供相同的逻辑模拟结果。逻辑模拟验证系统对于成为信号的变化的基准信号验证在库、电路描述以及测试平台中描述的信号的变化，具备：变化定时指定部，指定基准信号和基准信号的变化信息；变化可能性时间计算部，求出存在向变量代入的第一信号发生变化的可能性的第一时刻；参照可能性时间计算部，求出变量被参照的第二信号存在被参照的可能性的第二时刻；变化可能性时间判定部，将不同的电路间的第一信号相同的第一时刻比较来判断第一时刻是否一致；以及变化及参照可能性时间判定部，判断是否不同的电路间的一方的第一信号与另一方的第二信号相同且第一时刻与第二时刻一致。与第二时刻一致。与第二时刻一致。

【技术实现步骤摘要】
逻辑模拟验证系统、逻辑模拟验证方法以及程序
[0001]本申请以2020年09月16日在先申请的日本国专利申请第2020
‑
155694号为基础来主张优先权，通过引用而将其内容整体包含于此。


[0002]本专利技术的实施方式涉及逻辑模拟验证系统、逻辑模拟验证方法以及程序。

技术介绍

[0003]在逻辑模拟中，通过用Verilog―HDL语言描述的库、电路描述以及由测试平台文件描述的输入信息数据来执行逻辑模拟器。另外，为了避免各信号的竞争状态，逻辑模拟器有时解析是否未发生各信号的竞争状态。

技术实现思路

[0004]一个实施方式在短时间对每个逻辑模拟器提供相同的逻辑模拟结果。
[0005]实施方式涉及的逻辑模拟验证系统对于成为信号的变化的基准信号验证在库、电路描述以及测试平台中描述的信号的变化，该逻辑模拟验证系统具备：变化定时指定部，指定基准信号和基准信号的变化信息；变化可能性时间计算部，计算针对基准信号和基准信号的变化而存在向在库、电路描述以及测试平台中描述的变量代入的第一信号发生变化的可能性的第一时刻；参照可能性时间计算部，求出针对基准信号和基准信号的变化而存在在库、电路描述以及测试平台中描述的变量被参照的第二信号被参照的可能性的第二时刻；变化可能性时间判定部，将不同的电路间的第一信号相同的第一时刻进行比较来判断第一时刻是否一致；以及变化及参照可能性时间判定部，判断是否不同的电路间的一方的第一信号与另一方的第二信号相同且第一时刻与第二时刻一致。
[0006]根据上述的构成，能够在短时间对每个逻辑模拟器提供相同的逻辑模拟结果。
附图说明
[0007]图1是表示实施方式涉及的逻辑模拟验证系统的构成的示意图。
[0008]图2是实施方式涉及的逻辑模拟验证系统的服务器以及存储介质的详细的功能模块构成图。
[0009]图3是用SDC(Synopsys Design Constraint Format)表现了实施方式涉及的定时信息储存部中储存的信号和信号的变化信息的描述例。
[0010]图4是用Verilog―HDL语言描述的库的单元描述例。
[0011]图5是存在由多个电路代入的信号变化的可能性的具体的库的单元描述例。
[0012]图6是使用了实施方式涉及的逻辑模拟验证系统的系统的框图。
[0013]图7是实施方式涉及的逻辑模拟验证系统的动作流程图。
[0014]图8是图4的库的单元描述的修正例。
[0015]图9是用SDC表现了频率的基准信号的描述例。
[0016]图10是对于库的单元的例子用SDC表现了不具有周期的基准信号的变化定时的描述例。
[0017]图11是将测试平台针对描述例用SDC表现了基准信号的变化定时的描述例。
[0018]图12是在begin
‑
end的电路模块中变化可能性时间以及参照可能性时时间改变的测试平台的描述例。
[0019]图13是将测试平台针对描述例用SDC表现了基准信号的变化定时的描述例。
[0020]图14是对由SDC赋予的约束条件是否被逻辑模拟遵守进行验证时的框图。
具体实施方式
[0021]接下来，参照附图对各实施方式进行说明。在以下说明的附图的记载中，对同一或者类似的部分赋予同一或者类似的附图标记。附图是示意性的附图。
[0022]另外，以下所示的实施方式对用于使技术思想具体化的装置、方法进行例示。实施方式能够施加各种变更。
[0023]在以下的说明中，为了将SDC(Synopsys Design Constraint Format)、1(1
‘
b1)、0(1
‘
b0)简化，有时也显示为SDC、1、0。SDC是Synopsys公司公开的描述定时约束的基准格式。对于1
‘
b1而言，例如1
‘
表示为是1比特宽度，b表示为是二元(2进制)，1表示值本身。
[0024]【第一实施方式】图1是表示实施方式涉及的逻辑模拟验证系统1的构成的示意图。如图1所示，逻辑模拟验证系统1具备计算机装置10、服务器20、网络30以及存储介质40。
[0025]逻辑模拟验证系统1经由网络30将用户操作的计算机装置10、对逻辑模拟验证系统1所使用的计算机的程序进行储存的服务器20以及存储介质40连接。存储介质40储存为了执行逻辑模拟验证所使用的计算机的程序而需要的输入信息数据、以及验证结果的消息。
[0026]计算机装置10例如可以是个人计算机(PC)、瘦客户机终端、移动终端、PDA(Personal Digital Assistant)。服务器20例如可以是工程工作站、主框架、超级计算机。网络30例如可以是因特网、内联网、LAN、电话通信网、专用线。存储介质40例如可以是硬盘的外部存储装置、存储器的半导体存储装置、存储介质(媒体)。但是，实际上并不限定于这些例子。
[0027]图2是表示实施方式涉及的逻辑模拟验证系统1的服务器20与存储介质40的详细的构成例的框图。如图2所示，服务器20具备：逻辑模拟验证部21，执行逻辑模拟验证系统1所使用的计算机的程序；和逻辑模拟器22，执行逻辑模拟所使用的计算机的程序。
[0028]其中，逻辑模拟验证部21例如可以是CPU(Central Processing Unit)、微处理器(Microprocessor)的处理装置或者进行同样的功能的半导体集成电路(Integrated Circuit(IC))。但是，实际上并不限定于这些例子。
[0029]另外，逻辑模拟验证部21具备变化定时指定部211、变化可能性时间计算部212、参照可能性时间计算部213、变化可能性时间判定部214、写入写入冒险消息输出部215、变化及参照可能性时间判定部216以及读取写入冒险消息输出部217。在以下的说明中，将写入写入冒险、读取写入冒险称为WW冒险、RW冒险。
[0030]存储介质40具备定时信息储存部41、输入信息数据储存部42以及消息储存部43。
[0031]定时信息储存部41例如对用SDC表现了成为信号的变化的基准的基准信号和该基
准信号的变化信息的文件进行储存。在以下的说明中，将用SDC表现了基准信号和该基准信号的变化信息的文件称为SDC文件41A。此外，将成为信号的变化的基准的基准信号和该基准信号的变化信息也称为定时的基准信号和其变化的定时。
[0032]该SDC文件41A是为了执行逻辑模拟验证系统1所使用的计算机的程序而需要的输入信息数据。此外，该SDC文件41A也可以是为了执行逻辑模拟器22而需要的输入信息数据。
[0033]图3是用SDC表现了实施方式涉及的定时信息储存部41中储存的具体的基准信号和基准信号的变化信息的描述例。
[0034]如图3所示，定时信息储存部41将用Verilog―HDL(Hardware Desc本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逻辑模拟验证系统，在用HDL语言描述的第一数据内对信号的变化进行验证，其特征在于，具备：变化定时指定部，指定基准信号和所述基准信号的变化信息；变化可能性时间计算部，求出针对所述基准信号与所述基准信号的变化而存在第一信号发生变化的可能性的第一时刻；参照可能性时间计算部，求出针对所述基准信号和所述基准信号的变化而存在第二信号被参照的可能性的第二时刻；变化可能性时间判定部，判断不同的电路间的所述第一信号是否相同、并且比较所述不同的电路间的所述第一时刻并判断是否一致；以及变化及参照可能性时间判定部，判断所述不同的电路间的一方的所述第一信号与另一方的所述第二信号是否相同、以及所述第一时刻与所述第二时刻是否一致。2.根据权利要求1所述的逻辑模拟验证系统，其特征在于，当所述不同的电路间的所述第一信号相同、并且所述第一时刻一致时，所述变化可能性时间判定部将发生了冒险的可能性记录于所述第一数据。3.根据权利要求1所述的逻辑模拟验证系统，其特征在于，当所述不同的电路间的一方的所述第一信号与另一方的所述第二信号相同、并且所述第一时刻与所述第二时刻一致时，所述参照可能性时间判定部将发生了冒险的可能性记录于所述第一数据。4.根据权利要求1所述的逻辑模拟验证系统，其特征在于，在存在多个所述基准信号的变化的周期的情况下，所述变化可能性时间计算部求出所述多个变化的周期的最小公倍数，针对从基准信号的初始值起直至所述最小公倍数为止的时刻来计算所述第一时刻，所述参照可能性时间计算部针对从基准信号的初始值起直至所述最小公倍数为止的时刻来计算所述第二时刻。5.根据权利要求1所述的逻辑模拟验证系统，其特征在于，所述变化定时指定部在不具有所述基准信号的周期的情况下，能够基于所述基准信号来设想所述第一信号和所述第二信号同时发生了变化的状态，由此确认接通了电源的状态的信号的竞争状态。6.根据权利要求1所述的逻辑模拟验证系统，其特征在于，所述变化定时指定部基于所指定...

【专利技术属性】
技术研发人员：坂本敏行，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：