一种异步电路的同步装置和方法制造方法及图纸

本发明专利技术涉及异步电路之间的信号同步技术领域，具体涉及一种异步电路的同步装置和方法，装置包括发送模块、异步传输模块、接收模块、发送端时钟、接收端时钟，所述发送模块由发送端时钟驱动，产生、更新发送请求和数据，并通过寄存器打拍的方式同步发送响应信号；异步传输模块将来自发送模块的请求和数据异步传输至接收模块，同时产生发送响应信号；接收模块受接收端时钟驱动，通过寄存器打拍的方式同步接收请求信号，并在同步后的请求信号发生边沿跳变时采集有效数据，同时产生接收响应信号。本发明专利技术在避免跨时钟域数据传递亚稳态影响的前提下提高了数据传输效率，为人工智能芯片的大规模集成提供了良好的解决方案。大规模集成提供了良好的解决方案。大规模集成提供了良好的解决方案。

【技术实现步骤摘要】
一种异步电路的同步装置和方法


[0001]本专利技术涉及异步电路之间的信号同步
，具体涉及一种异步电路的同步转置和方法。

技术介绍

[0002]在数字电路设计领域存在同步设计和异步设计两种方法，同步电路由相同或者具备固定倍数或相位关系的时钟驱动工作，EDA工具可以充分分析电路的时序特性确保电路可以稳定运行，因此广泛的应用于超大规模集成电路设计，但随着人工智能芯片对于算力需求的不断增强导致芯片规模不断增大，而半导体工艺的进一步提升已经非常困难,同步电路在性能上的提高目前已接近极限；异步电路在低功耗、低噪声、抗干扰和无时钟偏移等方面具有明显的优势,但异步设计面临没有成熟的EDA工具支持、测试困难等主要障碍，因此也很难直接应用于超大规模集成电路设计。综合同步和异步各自优势的全局异步局部同步（GALS）设计方法得到了越来越多的的重视和发展。在GALS设计中由于存在多个独立的时钟域，不可避免出现跨时钟域的数据传输场景，数据需要在两个或以上的时钟域进行交互。由于不同时钟域间的时钟沿相位关系不确定，所以数据在由一个时钟域传输到另一个时钟域时可能出现亚稳态导致整个系统运行出错，必须建立一种可靠且高效的异步电路间的数据同步方法。
[0003]现有异步电路的同步接口在数据传输过程中为了消除亚稳态的影响接收端对请求信号发送端对响应信号必须各自同步两拍消耗两个时钟周期，而发送端的响应信号又依赖接收端同步后的请求信号，这种依赖导致原本独立的发送和接收两端串行工作，因而传输性能较低。
[0004]如图1所示，为了避免亚稳态或者消除亚稳态的影响，有人提出了提供一种数据读写同步电路及数据，读写方法。置高REQ_T脉冲信号一个TCLK时钟信号周期，使第五D触发器输出高电平信号；高电平信号经RCLK时钟信号时钟域同步后输出REQ_R信号；REQ_R信号被抬高，RCLK时钟信号的时钟域读取数据；待RCLK时钟信号的时钟域读取数据完毕后，使ACK_R脉冲信号置高；第五D触发器中的信号被清除，ACK_T信号变为低电平，数据读写完毕。该方法的数据读写同步电路中控制信号由D触发器和复位寄存器锁存，数据发送端发出请求，接收端清除，可以避免出现错误数据，保证了数据的可靠传输。但是由于发送端收到的响应信号ACK_T依赖于接收端收到的请求信号REQ_R，ACK_T必须在REQ_R被抬高后才能拉低，整个数据传输过程至少需要3个发送端时钟周期和3个接收端时钟周期，发送端和接收端互相依赖，数据传输效率较低。
[0005]如图2所示，为了解决异步接口信号实时传输、状态和控制信号传输效率等的问题，有人提出了一种异步接口的信号同步方法、电路和异步芯片。该方法采用三级触发器，CLKA表示输入时钟域，CLKB 表示输出时钟域，Reset表示异步复位信号。外部输入信号Sync_in 经过该信号同步电路处理得到同步信号的过程主要包括以下步骤:外部输入信号Sync_in由输入时钟域锁存器InReg锁存为Sync_in regl；信号Sync_in_regl经二选一的信
号选择器Mux2输出后由输入时钟域锁存器InLckReg锁存为Sync in reg2；信号Sync_in_reg2经由第一级输出时钟域锁存器 SyncO锁存为SyncO out；信号SyncO out经由第二级输出时钟域锁存器 Sync1锁存为Syncl out；信号Sync1 out经由第三级输出时钟域锁存器Sync2锁存为Sync2 out；信号Syncl_out经由第一级输入时钟域锁存器FbSyncO锁存为FbSync0_out；信号FbSyncO out经由第二级输入时钟域锁存器FbSync1锁存为FbSyncl_out；信号FbSyncl_out 经由第三级输入时钟域锁存器 FbSync2锁存为FbSync2_out；信号FbSyncl out与FbSync2 out经过一个带有一端反向输入的逻辑与门 Nand2进行逻辑运算，生成反馈信号 Sync_in_d2_se 反馈给信号选择器Mux2；信号选择器Mux2根据反馈信号 Sync_in_d2_se 生成同步信号Sync_in_d2；同步信号 Sync_in_d2经由 OUT 端输出，即为同步电路的最终同步输出结果 Sync_out_reg2。该方法发送和接收端都进行两拍同步处理，可以有效避免亚稳态问题，同时接收端同步后的请求信号Sync1_out立即返回作为发送响应信号，使得接收端效率有所提升，但是发送端收到的响应信号还是依赖于接收端收到的请求信号，整个数据传输过程至少需要3个发送端时钟周期和2个接收端时钟周期，数据传输效率仍然较低。

技术实现思路

[0006]为了解决现有技术中存在的上述技术问题，本专利技术提出了一种异步电路的同步方法及装置和方法，其具体技术方案如下：一种异步电路的同步装置，包括发送模块、异步传输模块、接收模块、发送端时钟TXCLK、接收端时钟RXCLK，所述发送模块由发送端时钟TXCLK驱动，产生、更新发送请求和数据，并通过寄存器打拍的方式同步发送响应信号；异步传输模块将来自发送模块的请求和数据异步传输至接收模块，同时产生发送响应信号；接收模块受接收端时钟RXCLK驱动，通过寄存器打拍的方式同步接收请求信号，并在同步后的请求信号发生边沿跳变时采集有效数据，同时产生接收响应信号。
[0007]进一步的，所述发送模块传输发送的数据Tx_DATA至异步传输模块，发送模块具体包括：第一翻转寄存器、第二翻转寄存器、第一同步响应寄存器、第二同步响应寄存器、第三同步响应寄存器和边沿检测电路，所述边沿检测电路由两个与非门和一个或门组成；所述第一翻转寄存器在第一个数据信号first_data拉高时进行第一次数据传输，输出高电平使得锁存器使能信号Latch_En处于高电平状态；第二翻转寄存器在第一次数据传输或内部检测到发送响应有效信号Tx_Ack_Valid时，翻转发送请求信号Tx_Req；第一同步响应寄存器和第二同步响应寄存器同步发送响应信号Tx_Ack；第三同步响应寄存器、边沿检测电路和或门依次连接，检测发送响应信号Tx_Ack是否有效翻转，若翻转，则经过或门产生发送响应有效信号Tx_Ack_Valid，第一个数据信号first_data和发送响应有效信号Tx_Ack_Valid通过或门得到高电平信号即发送请求有效信号Tx_Req_Valid，Tx_Req_Valid接入第二翻转寄存器的En端，第二翻转寄存器的Q端发生翻转得到发送请求信号Tx_Req，被拉成高电平状态并接入异步传输模块。
[0008]进一步的，所述异步传输模块接收并传输请求Tx_Req和数据Tx_DATA，异步传输模块包括：锁存器、锁存器组、上升沿响应寄存器和下降沿响应寄存器，所述锁存器接收到发送请求信号Tx_Req，锁存器组接收到数据Tx_DATA，锁存器和锁存器组在第一次数据传输或
异步传输模块内部产生接收响应信号Rx_Ack时，Tx_Req和Tx_DATA被传递到各自的输出端，成为接入接收模块的请求信号Rx_Req和接收数据Rx_DATA；所述请求本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种异步电路的同步装置，包括发送模块、异步传输模块、接收模块、发送端时钟TXCLK、接收端时钟RXCLK，其特征在于，所述发送模块由发送端时钟TXCLK驱动，产生、更新发送请求和数据，并通过寄存器打拍的方式同步发送响应信号；异步传输模块将来自发送模块的请求和数据异步传输至接收模块，同时产生发送响应信号；接收模块受接收端时钟RXCLK驱动，通过寄存器打拍的方式同步接收请求信号，并在同步后的请求信号发生边沿跳变时采集有效数据，同时产生接收响应信号。2.如权利要求1所述的一种异步电路的同步装置，其特征在于，所述发送模块传输发送的数据Tx_DATA至异步传输模块，发送模块具体包括：第一翻转寄存器（101）、第二翻转寄存器（102）、第一同步响应寄存器（501）、第二同步响应寄存器（502）、第三同步响应寄存器（503）和边沿检测电路，所述边沿检测电路由两个与非门和一个或门组成；所述第一翻转寄存器（101）在第一个数据信号first_data拉高时进行第一次数据传输，输出高电平使得锁存器使能信号Latch_En处于高电平状态；第二翻转寄存器（102）在第一次数据传输或内部检测到发送响应有效信号Tx_Ack_Valid时，翻转发送请求信号Tx_Req；第一同步响应寄存器（501）和第二同步响应寄存器（502）同步发送响应信号Tx_Ack；第三同步响应寄存器（503）、边沿检测电路和或门依次连接，检测发送响应信号Tx_Ack是否有效翻转，若翻转，则经过或门产生发送响应有效信号Tx_Ack_Valid，第一个数据信号first_data和发送响应有效信号Tx_Ack_Valid通过或门得到高电平信号即发送请求有效信号Tx_Req_Valid，Tx_Req_Valid接入第二翻转寄存器（102）的En端，第二翻转寄存器（102）的Q端发生翻转得到发送请求信号Tx_Req，并接入异步传输模块。3.如权利要求2所述的一种异步电路的同步装置，其特征在于，所述异步传输模块接收并传输请求Tx_Req和数据Tx_DATA，异步传输模块包括：锁存器（201）、锁存器组（202）、上升沿响应寄存器（401）和下降沿响应寄存器（402），所述锁存器（201）接收到发送请求信号Tx_Req，锁存器组（202）接收到数据Tx_DATA，锁存器（201）和锁存器组（202）在第一次数据传输或异步传输模块内部产生接收响应信号Rx_Ack时，Tx_Req和Tx_DATA被传递到各自的输出端，成为接入接收模块的请求信号Rx_Req和接收数据Rx_DATA；所述请求信号Rx_Req也作为反馈回发送模块的发送响应信号Tx_Ack；所述上升沿响应寄存器（401）和下降沿响应寄存器（402）...

【专利技术属性】
技术研发人员：金孝飞，孙世春，陆启明，章明，何煜坤，朱国权，凡军海，杨方超，潘鑫，马德，潘纲，
申请(专利权)人：浙江大学，
类型：发明
国别省市：