本发明专利技术属于阵列化器件技术领域，公开了一种阵列化器件仿真网表的生成方法、装置及仿真验证方法，生成方法包括：选取阵列化器件中的一个基本单元模块作为坐标系原点，建立二维坐标系对所有模块进行坐标标记，将基本单元模块的坐标标记作为基本单元模块的例化名称，将非基本单元模块的坐标标记和非基本单元模块的名称作为例化名称，得到Verilog硬件网表，根据预设的资源日志对Verilog硬件网表进行筛选保留例化名称记录在资源日志中的模块，得到与仿真案例对应的第一网表。有益效果：应用本发明专利技术的仿真网表生成方法可以有效降低仿真过程中的网表规模，进而大幅降低仿真验证过程中的编译时间和所需的存储空间，大幅提高仿真验证的效率。效率。效率。
【技术实现步骤摘要】
阵列化器件仿真网表的生成方法、装置及仿真验证方法
[0001]本专利技术涉及阵列化器件
，特别是涉及一种阵列化器件仿真网表的生成方法、装置及仿真验证方法。
技术介绍
[0002]随着微纳米工艺技术节点不断的更新换代，各类芯片规模逐渐向更高集成度，更大密集度，更微小的基本单元度等这些先进的方向去发展。但随着规模的增大，其内部功能的正确性验证变得更加困难，尤其是相互之间具有强相关联系的阵列化器件，如FPGA、DSP、SOC+FPGA/DSP等通用芯片，在千万门级乃至亿万门级的规模下，其正确性的验证尤为艰难。
[0003]现有的验证过程中，由于芯片本身的网表规模非常大，编译后会扩大一到两个数量级，占用非常多的存储空间，需要准备大量的存储空间进行存储，同时编译后仿真产生的波形文件占用存储空间多，处理速度慢。按照现有技术的验证方法一次编译至少需要三个小时，一次仿真至少需要一个半小时，严重降低了验证效率。
[0004]因此需要对现有技术中的验证方法进行改进，减少验证过程中的信息存储需求，提高编译和验证的速度，提高正确性验证的效率。
技术实现思路
[0005]本专利技术的目的是：对现有技术中的验证方法进行改进，减少验证过程中的信息存储需求，提高编译和验证的速度，提高正确性验证的效率。
[0006]为了实现上述目的，本专利技术提供了一种阵列化器件仿真网表的生成方法，包括：
[0007]选取阵列化器件中的一个基本单元模块作为坐标系原点，以坐标系原点对剩余所有的基本单元模块进行坐标标记，得到所有基本单元模块的坐标；所述阵列化器件包括基本单元模块和非基本单元模块，所述基本单元模块为阵列化器件中阵列化次数最多且物理面积最小的模块。
[0008]根据基本单元模块的坐标标记对相邻的非基本单元模块进行坐标标记，任意一个非基本单元模块必定相邻至少一个非基本单元模块。
[0009]将基本单元模块的坐标标记作为基本单元模块的例化名称，将非基本单元模块的坐标标记和非基本单元模块的名称作为例化名称，得到Verilog硬件网表。
[0010]根据预设的资源日志对Verilog硬件网表进行筛选保留例化名称记录在资源日志中的模块，得到与仿真案例对应的第一网表，所述资源日志是根据仿真案例进行编译的。
[0011]进一步的，所述基本单元模块为阵列模块，所述非基本单元模块包括：IP模块和IO模块。
[0012]进一步的，所述选取阵列化器件中的一个基本单元模块作为坐标系原点，具体为：
[0013]判断阵列化器件中的四个角的模块是否为基本单元模块，若四个角中存在一个角的模块为基本单元模块，则以角中的基本单元模块作为坐标系原点。
[0014]若四个角中的模块均为非基本单元模块，则以角中的非基本单元模块左侧或右侧
的第一个基本单元模块作为坐标系原点。
[0015]进一步的，所述以坐标系原点对剩余所有的基本单元模块进行坐标标记，具体为：
[0016]将坐标系原点记为x0y0；在水平方向上，坐标系原点右侧的基本单元模块的x坐标递增，坐标系原点左侧的基本单元模块的x坐标递减；在竖直方向上，坐标系原点上侧的基本单元模块的y坐标递增，坐标系原点下侧的基本单元模块的y坐标递减。
[0017]进一步的，所述根据基本单元模块的坐标标记对相邻的非基本单元模块进行坐标标记，具体为：
[0018]当非基本单元模块相邻多个基本单元模块时，以非基本单元模块左下角的基本单元模块的坐标标记作为非基本单元模块的坐标标记。
[0019]若非基本单元模块的左下角没有基本单元模块时，以非基本单元模块右下角的基本单元模块的坐标标记作为非基本单元模块的坐标标记。
[0020]进一步的，所述资源日志是根据仿真案例进行编译的，具体为：
[0021]根据验证需求编写多个仿真案例，所述每个仿真案例能够单一的对应预设的功能。
[0022]将编写好的多个仿真案例输入到软件中进行编译，软件编译后进行资源选择并生成所需器件的资源列表，所述资源列表中的资源名称与Verilog硬件网表中的例化名称相匹配。
[0023]根据资源列表生成资源日志。
[0024]进一步的，所述根据预设的资源日志对Verilog硬件网表进行筛选保留例化名称记录在资源日志中的模块，得到与仿真案例对应的第一网表，具体为：
[0025]根据资源日志获取所需模块的例化名称。
[0026]遍历Verilog硬件网表的每一个例化名称，并判断例化名称是否在资源日志中，若在，则保留例化名称所对应的模块，若不在，则删除例化名称所对应的模块。
[0027]遍历完成后，生成与仿真案例唯一对应的第一网表。
[0028]本专利技术还公开了一种阵列化器件仿真网表的生成装置，包括：第一坐标标记模块、第二坐标标记模块、例化名称模块、网表生成模块。
[0029]所述第一坐标标记模块，用于选取阵列化器件中的一个基本单元模块作为坐标系原点，以坐标系原点对剩余所有的基本单元模块进行坐标标记，得到所有基本单元模块的坐标；所述阵列化器件包括基本单元模块和非基本单元模块，所述基本单元模块为阵列化器件中阵列化次数最多且物理面积最小的模块。
[0030]所述第二坐标标记模块，用于根据基本单元模块的坐标标记对相邻的非基本单元模块进行坐标标记，任意一个非基本单元模块必定相邻至少一个非基本单元模块。
[0031]所述例化名称模块，用于将基本单元模块的坐标标记作为基本单元模块的例化名称，将非基本单元模块的坐标标记和非基本单元模块的名称作为例化名称，得到Verilog硬件网表。
[0032]所述网表生成模块，用于根据预设的资源日志对Verilog硬件网表进行筛选保留例化名称记录在资源日志中的模块，得到与仿真案例对应的第一网表，所述资源日志是根据仿真案例进行编译的。
[0033]进一步的，所述基本单元模块为阵列模块，所述非基本单元模块包括：IP模块和IO
模块。
[0034]本专利技术还公开了一种阵列化器件的仿真验证方法，应用上述的第一网表进行重新编译并进行仿真验证。
[0035]本专利技术实施例一种阵列化器件仿真网表的生成方法、装置及仿真验证方法与现有技术相比，其有益效果在于：应用本专利技术的仿真网表生成方法可以有效降低仿真过程中的网表规模，进而大幅降低仿真验证过程中的编译时间和所需的存储空间，大幅提高仿真验证的效率。
附图说明
[0036]图1是本专利技术一种阵列化器件仿真网表的生成方法的流程示意图；
[0037]图2是本专利技术阵列化器件建立二维坐标系的一种实施方式的示意图；
[0038]图3是本专利技术根据仿真案例得到第一网表的流程示意图；
[0039]图4是本专利技术资源日志的一种实施方式的示意图；
[0040]图5是本专利技术第一网表的一种实施方式的示意图；
[0041]图6是应用本专利技术的仿真验证方法和现有技术的验证方法的效果对比图；
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种阵列化器件仿真网表的生成方法，其特征在于，包括：选取阵列化器件中的一个基本单元模块作为坐标系原点，以坐标系原点对剩余所有的基本单元模块进行坐标标记，得到所有基本单元模块的坐标；所述阵列化器件包括基本单元模块和非基本单元模块，所述基本单元模块为阵列化器件中阵列化次数最多且物理面积最小的模块；根据基本单元模块的坐标标记对相邻的非基本单元模块进行坐标标记，任意一个非基本单元模块必定相邻至少一个非基本单元模块；将基本单元模块的坐标标记作为基本单元模块的例化名称，将非基本单元模块的坐标标记和非基本单元模块的名称作为例化名称，得到Verilog硬件网表；根据预设的资源日志对Verilog硬件网表进行筛选保留例化名称记录在资源日志中的模块，得到与仿真案例对应的第一网表，所述资源日志是根据仿真案例进行编译的。2.根据权利要求1所述的一种阵列化器件仿真网表的生成方法，其特征在于，所述基本单元模块为阵列模块，所述非基本单元模块包括：IP模块和IO模块。3.根据权利要求1所述的一种阵列化器件仿真网表的生成方法，其特征在于，所述选取阵列化器件中的一个基本单元模块作为坐标系原点，具体为：判断阵列化器件中的四个角的模块是否为基本单元模块，若四个角中存在一个角的模块为基本单元模块，则以角中的基本单元模块作为坐标系原点；若四个角中的模块均为非基本单元模块，则以角中的非基本单元模块左侧或右侧的第一个基本单元模块作为坐标系原点。4.根据权利要求1所述的一种阵列化器件仿真网表的生成方法，其特征在于，所述以坐标系原点对剩余所有的基本单元模块进行坐标标记，具体为：将坐标系原点记为x0y0；在水平方向上，坐标系原点右侧的基本单元模块的x坐标递增，坐标系原点左侧的基本单元模块的x坐标递减；在竖直方向上，坐标系原点上侧的基本单元模块的y坐标递增，坐标系原点下侧的基本单元模块的y坐标递减。5.根据权利要求1所述的一种阵列化器件仿真网表的生成方法，其特征在于，所述根据基本单元模块的坐标标记对相邻的非基本单元模块进行坐标标记，具体为：当非基本单元模块相邻多个基本单元模块时，以非基本单元模块左下角的基本单元模块的坐标标记作为非基本单元模块的坐标标记；若非基本单元模块的左下角没有基本单元模块时，以非基本单元模块右下角的基本单元模块的坐标标记作为非基本单元模块的坐标标记。6.根据权利要...
【专利技术属性】
技术研发人员：蒙奕帆，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。