【技术实现步骤摘要】
存储装置以及该存储装置的制造方法
[0001]本公开总体上涉及一种存储装置及该存储装置的制造方法，更具体地说，涉及一种三维存储装置及该三维存储装置的制造方法。
技术介绍
[0002]一种存储装置包括存储单元阵列和连接到存储单元阵列的外围电路。存储单元阵列包括能够存储数据的多个存储单元，并且外围电路构造成进行诸如编程操作、读取操作或擦除操作之类的一般操作。
[0003]为了提高存储装置的集成度，存储单元阵列可以包括三维地布置在外围电路上方的存储单元。
技术实现思路
[0004]根据本公开的一个方面，可以提供一种存储装置，所述存储装置包括：第一栅极导电图案，所述第一栅极导电图案在半导体基板上布置成从所述半导体基板的单元区域水平延伸到接触区域，所述第一栅极导电图案包括基本上相互平行地延伸到所述接触区域的第一水平部分和第二水平部分以及连接到所述第一水平部分的一个端部的第三水平部分；第一绝缘图案，所述第一绝缘图案布置在所述第一栅极导电图案的所述第一水平部分和所述第二水平部分之间；第二栅极导电图案，所述第二栅极导...
【技术保护点】
【技术特征摘要】
1.一种存储装置，所述存储装置包括：第一栅极导电图案，所述第一栅极导电图案在半导体基板上布置成从所述半导体基板的单元区域水平延伸到接触区域，所述第一栅极导电图案包括相互平行地从所述单元区域延伸到所述接触区域的第一水平部分和第二水平部分以及连接到所述第一水平部分的一个端部的第三水平部分；第一绝缘图案，所述第一绝缘图案布置在所述第一栅极导电图案的所述第一水平部分和所述第二水平部分之间；第二栅极导电图案，所述第二栅极导电图案在所述第一栅极导电图案下方布置成与所述第一栅极导电图案平行，所述第二栅极导电图案包括相互平行地从所述单元区域延伸到所述接触区域的第一水平部分和第二水平部分以及连接到所述第二栅极导电图案的所述第一水平部分的一个端部的第三水平部分；第一栅极接触结构，所述第一栅极接触结构在所述接触区域上竖向延伸，所述第一栅极接触结构在穿透所述第一栅极导电图案的所述第三水平部分的同时与所述第一栅极导电图案接触；以及第二栅极接触结构，所述第二栅极接触结构在所述接触区域上竖向延伸，所述第二栅极接触结构在穿透所述第二栅极导电图案的所述第三水平部分的同时与所述第二栅极导电图案接触，其中，所述第一栅极导电图案的延伸到所述接触区域的长度比所述第二栅极导电图案的延伸到所述接触区域的长度短。2.根据权利要求1所述的存储装置，其中，所述第一栅极导电图案的所述第二水平部分的一个端部与所述第一栅极导电图案的所述第三水平部分连接，并且所述第二栅极导电图案的所述第二水平部分的一个端部与所述第二栅极导电图案的所述第三水平部分连接。3.根据权利要求1所述的存储装置，所述存储装置还包括布置在所述第二栅极导电图案的所述第一水平部分和所述第二栅极导电图案的所述第二水平部分之间的绝缘图案。4.根据权利要求3所述的存储装置，其中，所述第一栅极接触结构在穿透所述第二栅极导电图案的所述绝缘图案的同时竖向延伸。5.根据权利要求4所述的存储装置，其中，所述第一栅极接触结构借助所述第二栅极导电图案的所述绝缘图案与所述第二栅极导电图案在电气上和物理上间隔开。6.根据权利要求1所述的存储装置，所述存储装置还包括形成在所述第一栅极导电图案和所述第二栅极导电图案之间的层间绝缘层。7.根据权利要求1所述的存储装置，其中，所述第一栅极导电图案的所述第一水平部分和所述第二水平部分的长度短于所述第二栅极导电图案的所述第一水平部分和所述第二水平部分的长度。8.一种存储装置，所述存储装置包括：外围电路结构，所述外围电路结构包括联接到外围电路的互连结构；单元层叠结构，所述单元层叠结构包括多个栅极导电图案，所述单元层叠结构层叠在所述外围电路结构上；以及多个栅极接触结构，所述多个栅极接触结构将所述多个栅极导电图案分别连接到所述互连结构，
其中，所述多个栅极导电图案中的每一者均包括第一水平部分、第二水平部分以及第三水平部分，所述第一水平部分和所述第二水平部分两者都从单元区域水平延伸到接触区域，并且所述第三水平部分连接到所述第一水平部分的一端和所述第二水平部分的一端，所述第三水平部分连接到所述多个栅极接触结构中的对应栅极接触结构。9.根据权利要求8所述的存储装置，其中，所述多个栅极导电图案布置成依次层叠以形成台阶结构，在所述台阶结构中，离所述外围电路结构较远的每个栅极导电图案的所述第一水平部分和所述第二水平部分的长度比离...
【专利技术属性】
技术研发人员：李南宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。