扇出式堆叠芯片的封装方法及封装结构技术

本发明专利技术提供一种扇出式堆叠芯片的封装方法及封装结构，该方法包括：将第一芯片固定在假片上的槽体内；将第二芯片与第一芯片混合键合，第二芯片在假片上的正投影与假片重合；将假片与第二芯片分离，在第二芯片朝向第一芯片的表面、以及在第一芯片的外侧形成多个导电凸柱；形成第一塑封层，第一塑封层包裹第一芯片和多个导电凸柱；形成第二塑封层，第二塑封层包裹第一芯片、第二芯片和第一塑封层；在第一芯片和第一塑封层背离第二芯片的表面形成重布线层，重布线层通过多个导电凸柱与第二芯片电连接。本发明专利技术通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率，导电凸柱和重布线层降低了封装尺寸，实现超薄化多层堆叠封装。化多层堆叠封装。化多层堆叠封装。

【技术实现步骤摘要】
扇出式堆叠芯片的封装方法及封装结构


[0001]本专利技术属于半导体封装
，具体涉及一种扇出式堆叠芯片的封装方法及封装结构。

技术介绍

[0002]电子产品的体积越来越小，功能越来越强。随之需要半导体封装更加轻薄，互连密度更高。传统的封装无法满足未来的需求。图1为典型的传统多层芯片封装结构，芯片1，2通过贴片膜3，4 垂直堆叠在基板6上，芯片1，2通过金线5与基板6形成连接。芯片1，2和金线5通过塑封料7保护。整个封装通过焊球8与外界进行连接。在目前的封装中，由于金线成型的高度限制，以及塑封料到金线保护距离限制，塑封料到芯片2表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装在超薄多层封装中的应用。而且不管是传统打线连接，还是倒转焊连接，焊盘间距都在30um以上，持续缩小的难度极大。
[0003]针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式堆叠芯片的封装方法及封装结构。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式堆叠芯片封装结构及封装方法。
[0005]本专利技术的一方面提供一种扇出式堆叠芯片的封装方法，所述方法包括：
[0006]将第一芯片固定在假片上的槽体内；
[0007]将第二芯片与所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合；
[0008]将所述假片与所述第二芯片分离，并在所述第二芯片朝向所述第一芯片的表面、以及在所述第一芯片的外侧形成多个导电凸柱；
[0009]形成第一塑封层，所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
[0010]形成第二塑封层，所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
[0011]在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
[0012]可选的，所述第一芯片朝向所述第二芯片的表面设置有第一钝化层和第一金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和第二金属焊盘；
[0013]所述将第二芯片与所述第一芯片进行混合键合，包括：
[0014]将所述第一芯片的第一钝化层与所述第二芯片的所述第二钝化层键合；以及，
[0015]将所述第一芯片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。
[0016]可选的，所述将第二芯片与所述第一芯片进行混合键合之前，所述方法还包括：
[0017]在所述假片和所述第一芯片的第一表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；
[0018]将所述第一芯片的第一表面的粘合胶完全去除，同时保留部分所述假片表面的粘合胶，以露出所述第一芯片的所述第一钝化层和所述第一金属焊盘。
[0019]可选的，所述形成所述第二塑封层，包括：
[0020]将所述第一塑封层背离所述第二芯片的一侧进行减薄，露出所述多个导电凸柱，以使所述第一塑封层与所述第一芯片的第二表面齐平；
[0021]将减薄后的所述第一塑封层和所述第一芯片的第二表面固定到临时载板上，之后形成所述第二塑封层。
[0022]可选的，所述在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，包括：
[0023]将所述第一芯片和所述第一塑封层与所述临时载板分离；
[0024]在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成介电层；
[0025]图形化所述介电层，在所述图形化后的介电层上形成重布线层；
[0026]图形化所述重布线层，在所述图形化后的重布线层上形成焊球。
[0027]可选的，所述第一芯片的第一表面凸出于所述假片的表面。
[0028]本专利技术的另一方面提供一种扇出式堆叠芯片的封装结构，所述封装结构包括第一芯片、第二芯片、多个导电凸柱、混合键合结构、第一塑封层、第二塑封层和重布线层；
[0029]所述第二芯片通过所述混合键和结构堆叠设置在所述第一芯片上；
[0030]所述多个导电凸柱设置在所述第二芯片朝向所述第一芯片的一侧，并且设置在所述第一芯片的外侧；
[0031]所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；
[0032]所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；
[0033]所述重布线层设置在所述第一芯片和所述第一塑封层背离所述第二芯片的表面，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。
[0034]可选的，所述混合键合结构包括设置在所述第一芯片朝向所述第二芯片的表面的第一钝化层和第一金属焊盘、以及设置在所述第二芯片朝向所述第一芯片的表面的第二钝化层和第二金属焊盘；
[0035]所述第一钝化层和所述第二钝化层键合连接，所述第一金属焊盘和所述第二金属焊盘键合连接。
[0036]可选的，所述封装结构还包括介电层和焊球；
[0037]所述介电层设置在所述第二塑封层和所述第一芯片背离所述第二芯片的表面，所述介电层上设置有所述重布线层，所述焊球设置在所述重布线层上。
[0038]可选的，所述导电凸柱与所述第二金属焊盘相对应。
[0039]本专利技术提供的扇出式堆叠芯片的封装方法及封装结构，该封装方法将第一芯片固定在假片上的槽体内，通过假片将两种不同尺寸的第一芯片和第二芯片调整为同一尺寸，然后将第一芯片和第二芯片进行晶圆级混合键合，通过晶圆扩展技术进行晶圆级混合键合，实现高密度互连的同时提高生产效率。
[0040]本专利技术中将假片与第二芯片分离，并在第二芯片上朝向第一芯片的表面，以及在
第一芯片的外侧形成多个导电凸柱，通过多个导电凸柱将第二芯片的部分信号引出，在第一芯片和第一塑封层背离第二芯片的表面形成重布线层，通过导电凸柱和扇出式重布线层替代传统的基板互连，降低了封装尺寸。
[0041]本专利技术中由于第一芯片与第二芯片之间采用直接晶圆键合，键合后厚度与芯片本体厚度相同，最大程度的降低了封装高度，实现了超薄的多层高密度堆叠封装。
附图说明
[0042]图1为现有技术典型的传统多层芯片封装结构的结构示意图；
[0043]图2本专利技术另一实施例的一种扇出式堆叠芯片的封装方法流程示意图；
[0044]图3～图16为本专利技术另一实施例的一种扇出式堆叠芯片的封装工艺示意图。
具体实施方式
[0045]为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。
[0046]如图2所示，本专利技术的一方面提供一种扇出式堆叠芯片的封装方法S100，该封装方法S100包括：
[0047]S110、将第一芯片固定在假片上的槽体内。
[0048]具体地，如图1所示，将第一芯片110的背面通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出式堆叠芯片的封装方法，其特征在于，所述方法包括：将第一芯片固定在假片上的槽体内；将第二芯片与所述第一芯片进行混合键合，所述第二芯片在所述假片上的正投影与所述假片重合；将所述假片与所述第二芯片分离，并在所述第二芯片朝向所述第一芯片的表面、以及在所述第一芯片的外侧形成多个导电凸柱；形成第一塑封层，所述第一塑封层包裹所述第一芯片和所述多个导电凸柱；形成第二塑封层，所述第二塑封层包裹所述第一芯片、所述第二芯片和所述第一塑封层；在所述第一芯片和所述第一塑封层背离所述第二芯片的表面形成重布线层，所述重布线层通过所述多个导电凸柱与所述第二芯片电连接。2.根据权利要求1所述的方法，其特征在于，所述第一芯片朝向所述第二芯片的表面设置有第一钝化层和第一金属焊盘，所述第二芯片朝向所述第一芯片的表面设置有第二钝化层和第二金属焊盘；所述将第二芯片与所述第一芯片进行混合键合，包括：将所述第一芯片的第一钝化层与所述第二芯片的所述第二钝化层键合；以及，将所述第一芯片的第一金属焊盘与所述第二芯片的所述第二金属焊盘键合。3.根据权利要求2所述的方法，其特征在于，所述将第二芯片与所述第一芯片进行混合键合之前，所述方法还包括：在所述假片和所述第一芯片的第一表面形成粘合胶，并使得部分所述粘合胶填充至所述假片和所述第一芯片之间的缝隙中；将所述第一芯片的第一表面的粘合胶完全去除，同时保留部分所述假片表面的粘合胶，以露出所述第一芯片的所述第一钝化层和所述第一金属焊盘。4.根据权利要求1所述的方法，其特征在于，所述形成所述第二塑封层，包括：将所述第一塑封层背离所述第二芯片的一侧进行减薄，露出所述多个导电凸柱，以使所述第一塑封层与所述第一芯片的第二表面齐平；将减薄后的所述第一塑封层和所述第一芯片的第二表面固定到临时载板上，之后形成所述第二塑封层。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：杜茂华，
申请(专利权)人：通富微电子股份有限公司，
类型：发明
国别省市：