一种3D晶圆级封装的SOI芯片模组制造技术

本实用新型专利技术提供了一种3D晶圆级封装的SOI芯片模组，所述SOI芯片模组包括SOI芯片、滤波器芯片、设置于SOI芯片和滤波器芯片之间的第一绝缘层和设置于SOI芯片表面的第二绝缘层，第一绝缘层设置有第一凹孔，SOI芯片和第二绝缘层设置有贯穿孔，第二绝缘层的贯穿孔之间设置有第二凹孔，第一凹孔位于所述贯穿孔下部，第二绝缘层、贯穿孔、第一凹孔及第二凹孔及绝缘层与贯穿孔接触部分覆盖有金属线路，金属线路表面设置有第三绝缘层和金属凸点，金属凸点贯穿第三绝缘层连接金属线路，第三绝缘层填充第二凹孔但不填充贯穿孔，本实用新型专利技术集成了滤波器及SOI芯片的3D晶圆级封装，适应更加高端的射频模组。的射频模组。的射频模组。

【技术实现步骤摘要】
一种3D晶圆级封装的SOI芯片模组


[0001]本技术属于半导体设计
，涉及一种3D晶圆级封装的SOI芯片模组。

技术介绍

[0002]目前市场上对于芯片发展提出的集成度要求越来越高，尺寸要求越来越小，其中射频模组的组成芯片包含滤波器，SOI芯片(IPD，天线开关，低噪声放大器等)。市面上针对此类芯片的封装多为2D的晶圆级封装，其所对应的射频模组占比空间较大。其中声表滤波器工作原理是声波在芯片表面传输，因此声表滤波器的封装形式要求其叉指换能器表面必须保证足够的空腔，否则影响信号传输。对于钽酸锂和铌酸锂基材的滤波器的晶圆级封装，市面上多为2D结构，即在滤波器芯片的叉指换能器上形成密封的空腔，再依次贴装在射频模组基板上。目前市面上其他类型的芯片(硅基材芯片)的3D晶圆级封装技术得到了普遍的应用，可以大大减小模组芯片的尺寸。由于滤波器晶圆基材特殊且其工作原理要求其封装结构存在空腔，故基于钽酸锂和铌酸锂基材的滤波器芯片的3D晶圆级封装还未广泛应用。
[0003]现有基于滤波器芯片的封装方案，其为2D晶圆级封装，在晶圆上做成独立的空腔,再依次将滤波器，SOI芯片贴装在射频模组基板上塑封完成模组封装。此种方案对于模组的尺寸要求很大，不利于芯片往高集成度及小尺寸的发展。

技术实现思路

[0004]针对现有技术存在的不足，本技术的目的在于提供一种3D晶圆级封装的SOI芯片模组，本技术集成了滤波器及SOI芯片(天线开关，低噪声放大器，IPD)的3D晶圆级封装，可以大大减小芯片的长宽尺寸且不增加芯片的厚度尺寸，以适应更加高端的射频模组。
[0005]为达到此技术目的，本技术采用以下技术方案：
[0006]第一方面，本技术提供了一种3D晶圆级封装的SOI芯片模组，所述SOI芯片模组包括依次层叠的SOI芯片、滤波器芯片、设置于所述SOI芯片和所述滤波器芯片之间的第一绝缘层，以及设置于所述SOI芯片表面的第二绝缘层，所述第一绝缘层设置有至少一个第一凹孔，所述SOI芯片和所述第二绝缘层设置有至少一个贯穿孔，所述第二绝缘层的贯穿孔之间设置有至少一个第二凹孔，所述第一凹孔和所述贯穿孔对应，所述第二绝缘层、贯穿孔、第一凹孔及第二凹孔及绝缘层与贯穿孔组成的连续表面覆盖有金属线路，所述金属线路表面设置有层状第三绝缘层和至少一个柱状金属凸点，所述柱状金属凸点贯穿所述第三绝缘层连接所述金属线路，所述第三绝缘层完全填充第二凹孔，部分填充贯穿孔。
[0007]本技术使用一个SOI芯片做成滤波器芯片的空腔盖子并与滤波器芯片连接，使用单颗SOI芯片贴装在钽酸锂或者铌酸锂晶圆上的方案可以有效解决两种不同材质晶圆键合翘曲过大的问题，基于滤波器晶圆的晶圆级封装引申的3D晶圆级封装，既不增加原始滤波器的尺寸，又可以集成其他功能的芯片，大大节省了模组芯片的空间。
[0008]本技术可以把SOI芯片的厚度减薄到70μm，市面上普遍是150μm，芯片厚度降
低，可以提升散热性，提升芯片的性能。
[0009]作为本技术的一个优选技术方案，所述滤波器芯片的基材为钽酸锂或铌酸锂。
[0010]作为本技术的一个优选技术方案，所述第一绝缘层包括干膜或光刻胶。
[0011]作为本技术的一个优选技术方案，所述第一绝缘层的厚度为15～25μm，例如：15μm、18μm、20μm、22μm或25μm等。
[0012]需要说明的是，第一绝缘层的材质和厚度仅为一个示例，本领域技术人员还可以根据设计要求合理选择绝缘层的材质和厚度，本技术不做特殊限定。
[0013]作为本技术的一个优选技术方案，所述第二绝缘层包括干膜或光刻胶。
[0014]作为本技术的一个优选技术方案，所述第二绝缘层的厚度为5～10μm，例如：5μm、6μm、7μm、8μm、9μm或10μm等。
[0015]需要说明的是，第二绝缘层的材质和厚度仅为一个示例，本领域技术人员还可以根据设计要求合理选择绝缘层的材质和厚度，本技术不做特殊限定。
[0016]作为本技术的一个优选技术方案，所述第三绝缘层包括干膜或光刻胶。
[0017]作为本技术的一个优选技术方案，所述第三绝缘层的厚度为5～10μm。
[0018]需要说明的是，第三绝缘层的材质和厚度仅为一个示例，本领域技术人员还可以根据设计要求合理选择绝缘层的材质和厚度，本技术不做特殊限定。
[0019]作为本技术的一个优选技术方案，所述金属线路的厚度为3～5μm，例如：3μm、3.5μm、4μm、4.5μm或5μm等，例如：5μm、6μm、7μm、8μm、9μm或10μm等。
[0020]作为本技术的一个优选技术方案，所述柱状金属凸点的高度为50～70μm，例如：50μm、55μm、60μm、65μm或70μm等。
[0021]示例性地，提供一种上述3D晶圆级封装的SOI芯片模组的制备方法，所述制备方法具体包括以下步骤：
[0022](1)将SOI晶圆正面进行硅穿孔(TSV)制程，再研磨晶背至TSV孔露出,并完成切割成单颗SOI芯片；
[0023](2)在滤波器晶圆表面完成绝缘层的涂胶曝光显影，形成第一绝缘层，在第一绝缘层表面印刷一层键合胶；
[0024](3)将切割后的SOI芯片贴装在含有键合胶的钽酸锂晶圆上，完成两种芯片的键合，形成一个3D叠加晶圆，在贴装好的晶圆上物理气象沉积第二绝缘层，再使用电镀工艺导通TSV孔，后使用重新布线工艺布线金属线，完成底层滤波器芯片与上层SOI芯片的电路连接，沉积第三绝缘层后，继续作业凸点工艺，得到所述3D晶圆级封装的SOI芯片模组。
[0025]本技术所述的数值范围不仅包括上述例举的点值，还包括没有例举出的上述数值范围之间的任意的点值，限于篇幅及出于简明的考虑，本技术不再穷尽列举所述范围包括的具体点值。
[0026]相对于现有技术，本技术具有以下有益效果：
[0027](1)本技术使用硅基材晶圆与钽酸锂或者铌酸锂基材晶圆的键合形成一个3D晶圆级封装的芯片模组。使用另一个SOI芯片做成滤波器芯片的空腔盖子并与滤波器芯片连接，使用单颗SOI芯片贴装在钽酸锂或者铌酸锂晶圆上的方法可以有效解决两种不同材质晶圆键合翘曲过大的问题。
[0028](2)本技术是将SOI晶圆预刻蚀，并研磨晶背至孔露出，节省一步临时键合方案，大大减少了工艺成本，使用SOI晶圆切割后贴装在滤波器芯片上，可以有效解决两种不同材质晶圆在使用晶圆级键合工艺带来的翘曲过大的问题，同时对SOI晶圆的尺寸无限制。
附图说明
[0029]图1是本技术实施例1所述3D晶圆级封装的SOI芯片模组的结构示意图；
[0030]其中，1
‑
滤波器芯片；2
‑
SOI芯片；3
‑
第一绝缘层；4
‑
第二绝缘层；5
‑...

【技术保护点】

【技术特征摘要】
1.一种3D晶圆级封装的SOI芯片模组，其特征在于，所述SOI芯片模组包括依次层叠的SOI芯片、滤波器芯片、设置于所述SOI芯片和所述滤波器芯片之间的第一绝缘层，以及设置于所述SOI芯片表面的第二绝缘层，所述第一绝缘层设置有至少一个第一凹孔，所述SOI芯片和所述第二绝缘层设置有至少一个贯穿孔，所述第二绝缘层的贯穿孔之间设置有至少一个第二凹孔，所述第一凹孔和所述贯穿孔对应，所述第二绝缘层、贯穿孔、第一凹孔及第二凹孔及绝缘层与贯穿孔组成的连续表面覆盖有金属线路，所述金属线路表面设置有层状第三绝缘层和至少一个柱状金属凸点，所述柱状金属凸点贯穿所述第三绝缘层连接所述金属线路，所述第三绝缘层完全填充第二凹孔，部分填充贯穿孔。2.如权利要求1所述的3D晶圆级封装的SOI芯片模组，其特征在于，所述滤波器芯片的基材为钽酸锂或铌酸锂。3.如权利要求1所述的3D晶圆级封装的SOI芯片...

【专利技术属性】
技术研发人员：潘益军，王鑫，宋驭超，
申请(专利权)人：江苏卓胜微电子股份有限公司，
类型：新型
国别省市：