一种高可靠的抗辐射加固STT-MRAM读写电路制造技术

本发明专利技术涉及一种高可靠的抗辐射加固STT

【技术实现步骤摘要】
一种高可靠的抗辐射加固STT
‑
MRAM读写电路


[0001]本专利技术涉及一种非易失磁随机存储技术，特别是一种基于自旋转移矩进行写入的磁随机存储器(STT
‑
MRAM)，可作为宇航级STT
‑
MRAM读写电路的设计方案。

技术介绍

[0002]磁随机存储器(MRAM)采用磁隧道结(MTJ)中磁性自由层和磁性固定层的相对磁化方向来记录数据“0”或“1”，根据隧穿磁阻(TMR)效应，MTJ磁性自由层和磁性固定层的相对磁化方向的改变导致MTJ电阻状态的改变，通过检测和对比存储MTJ和参考MTJ电阻值的大小实现数据读取。
[0003]自旋转移矩磁随机存储器(STT
‑
MRAM)拥有接近DRAM的高集成度，接近SRAM的高性能，较长的使用寿命和较低的编写电压，被认为是最有潜力取代传统片上存储的技术之一。目前，后道磁性工艺的成熟度是限制MRAM实现大规模应用的瓶颈之一，由于很难制备性质优良且均匀的磁隧道结(MTJ)阵列，数据读取的准确程度难以保证，且通过MTJ的读电流会缩短存储单元寿命，也容易干扰存储数据；基于自旋转移矩的数据写入机制在对单个MTJ编写不同数据时，写操作电流的大小不等，为写电路的设计增加了难度。此外，虽然MTJ具有较强抗空间辐射能力，但MRAM需要进行抗辐射加固设计才能够满足宇航级存储器的要求。

技术实现思路

[0004]本专利技术所描述技术解决的问题是：克服MTJ工艺误差、读电流干扰、写电流不对称等问题，提供一种高可靠、长寿命、抗辐射加固的STT
‑
MRAM读写电路设计方案。
[0005]本专利技术采用的技术方案为：
[0006]一种高可靠的抗辐射加固STT
‑
MRAM读写电路，包括数据单元MTJs、预充型敏感放大器、锁存单元、写电流控制以及写电流通路，其中预充型敏感放大器和锁存单元组成读操作电路，写电流控制和写电流通路组成写操作电路，读操作电路和写操作电路均与数据单元连接，由输出使能OE信号控制，分别对数据单元执行读操作和写操作；
[0007]所述的数据单元MTJs包括2个磁隧道结MTJL、MTJR和3个NMOS管NM8、NM9、NM10，磁隧道结MTJL和MTJR共同记录1bit数据；NMOS管NM8、NM9分别与磁隧道结MTJL和MTJR串联，由存储阵列的字线WL信号控制NMOS管NM8和NM9是否导通；NMOS管NM10由输出使能OE信号控制是否导通；当字线WL信号电平高于NMOS管NM8、NM9的阈值电压时，MTJL和MTJR所在的位线BLL和BLR导通，此时，当输出使能OE信号电平低于NM10的阈值电压时，数据单元被置于写操作模式，MTJL和MTJR的磁性固定层导通，当输出使能OE信号电平高于或等于NM10的阈值电压时，数据单元被置于读操作模式，MTJL和MTJR分别接地。
[0008]进一步的，磁隧道结MTJL和MTJR的结构、尺寸相同，磁性固定层磁化方向相同，磁性自由层磁化方向相反。
[0009]进一步的，敏感放大器包括PMOS管PM0～PM5、NMOS管NM0～NM5和两个异或门XOR0、XOR1；
[0010]其中，PMOS管PM0、PM1、PM2、PM3的源极接VDD，漏极分别与NMOS管NM0、NM1的漏极以及PMOS管PM4、PM5的源极连接在一起，连接点依次被定义为ND0、ND1、ND4、ND5；
[0011]PMOS管PM4、PM5的栅极分别与ND1、ND0相连；PM0、PM1、NM0、NM1的栅极共同由时钟信号CLK的反信号/CLK控制；PM4的漏极与NM0的源极相连于ND2，PM5的漏极与NM1的源极相连于ND3，ND2、ND3分别与PM2、PM3的栅极相连；
[0012]同时，与ND2相连的还有NM2的漏极、XOR0的输入端、NM4的漏极、锁存单元的输入端V
L
，XOR0的另一输入端由时钟信号CLK控制，XOR0的输出端与NM2的栅极相连，NM2的源极接地，XOR0、NM2、ND2共同组成第一条辅助传感支路；
[0013]类似地，与ND3相连的还有NM3的漏极、XOR1的输入端、NM5的漏极、锁存单元的输入端V
R
，XOR1的另一输入端由时钟信号CLK控制，XOR1的输出端与NM3的栅极相连，NM3的源极接地，XOR1、NM3、ND4共同组成第二条辅助传感支路；
[0014]NM4、NM5的源极分别与NM6、NM7的漏极相连，进而与数据单元相连，NM4、NM5的栅极分别与ND1、ND0相连。
[0015]进一步的，当时钟CLK信号为高电平1，其反信号/CLK为低电平0时，敏感放大器处于预充电阶段，2个预充电PMOS管PM0、PM1开启，VDD对节点ND0和ND1进行充电，NMOS管NM4和NM5处于开启状态，PMOS管PM4和PM5处于关闭状态，节点ND2和ND3电位被拉低为0，PM2和PM3处于开启状态，节点ND4和ND5也被充电至高电平；
[0016]当/CLK为高电平1时，敏感放大器处于传感放电阶段，预充电PMOS管PM0和PM1关闭，NMOS管NM0和NM1开启，节点ND0和ND1的高电位分别经过NM0和NM1被传递至节点ND2和ND3，CLK变化后的瞬间，PMOS管PM2和PM3关断，异或门输出端为低电位，第一条辅助传感支路上的NM2以及第二条辅助传感支路上的NM3均处于关闭状态，电流流经磁隧道结MTJL和MTJR，对节点ND2和NM3进行放电；
[0017]若MTJL的阻值大于MTJR，则节点ND3和ND1的电位会比节点ND2和ND0下降得快，使得NMOS管NM4关断，节点ND2和ND0的电位停止下降，随后NMOS管NM3导通，磁隧道结MTJR对应的辅助传感支路开启，节点ND3和ND1的电位快速下降至0，期间PMOS管PM4导通，节点ND4的高电位通过PM4传递至节点ND2，对节点ND2和ND0进行补电，最后，节点ND2和ND3点电位稳定在V
L
和V
R
，被传入后级锁存单元进行压差放大和锁存。
[0018]进一步的，预充电阶段无电流流过磁隧道结MTJL、MTJR，传感电压V
L
、V
R
均为0，预充电结束后，电流脉冲流过磁隧道结MTJL、MTJR和两条辅助传感支路进行放电，使得传感节点ND2和ND3形成电压差，该敏感放大器将ND2和ND3上的电压差通过V
L
和V
R
输入锁存单元，完成读操作的前级感应。
[0019]进一步的，锁存单元包括复位管PM8、PM13、NM15、NM16、电压传输管PM9、PM10、PM11、PM12、锁存管PM13、PM14、NM13、NM14以及用于抗单粒子翻转的补电管PM15、PM16；
[0020]其中，PM8的源极与V
DD
相连，栅极由复位信号ReS的反信号/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠的抗辐射加固STT
‑
MRAM读写电路，其特征在于：包括数据单元MTJs、预充型敏感放大器、锁存单元、写电流控制以及写电流通路，其中预充型敏感放大器和锁存单元组成读操作电路，写电流控制和写电流通路组成写操作电路，读操作电路和写操作电路均与数据单元连接，由输出使能OE信号控制，分别对数据单元执行读操作和写操作；所述的数据单元MTJs包括2个磁隧道结MTJL、MTJR和3个NMOS管NM8、NM9、NM10，磁隧道结MTJL和MTJR共同记录1bit数据；NMOS管NM8、NM9分别与磁隧道结MTJL和MTJR串联，由存储阵列的字线WL信号控制NMOS管NM8和NM9是否导通；NMOS管NM10由输出使能OE信号控制是否导通；当字线WL信号电平高于NMOS管NM8、NM9的阈值电压时，MTJL和MTJR所在的位线BLL和BLR导通，此时，当输出使能OE信号电平低于NM10的阈值电压时，数据单元被置于写操作模式，MTJL和MTJR的磁性固定层导通，当输出使能OE信号电平高于或等于NM10的阈值电压时，数据单元被置于读操作模式，MTJL和MTJR分别接地。2.根据权利要求1所述的一种高可靠的抗辐射加固STT
‑
MRAM读写电路，其特征在于：磁隧道结MTJL和MTJR的结构、尺寸相同，磁性固定层磁化方向相同，磁性自由层磁化方向相反。3.根据权利要求1所述的一种高可靠的抗辐射加固STT
‑
MRAM读写电路，其特征在于：敏感放大器包括PMOS管PM0～PM5、NMOS管NM0～NM5和两个异或门XOR0、XOR1；其中，PMOS管PM0、PM1、PM2、PM3的源极接VDD，漏极分别与NMOS管NM0、NM1的的漏极以及PMOS管PM4、PM5的源极连接在一起，连接点依次被定义为ND0、ND1、ND4、ND5；PMOS管PM4、PM5的栅极分别与ND1、ND0相连；PM0、PM1、NM0、NM1的栅极共同由时钟信号CLK的反信号/CLK控制；PM4的漏极与NM0的源极相连于ND2，PM5的漏极与NM1的源极相连于ND3，ND2、ND3分别与PM2、PM3的栅极相连；同时，与ND2相连的还有NM2的漏极、XOR0的输入端、NM4的漏极、锁存单元的输入端V
L
，XOR0的另一输入端由时钟信号CLK控制，XOR0的输出端与NM2的栅极相连，NM2的源极接地，XOR0、NM2、ND2共同组成第一条辅助传感支路；类似地，与ND3相连的还有NM3的漏极、XOR1的输入端、NM5的漏极、锁存单元的输入端V
R
，XOR1的另一输入端由时钟信号CLK控制，XOR1的输出端与NM3的栅极相连，NM3的源极接地，XOR1、NM3、ND4共同组成第二条辅助传感支路；NM4、NM5的源极分别与NM6、NM7的漏极相连，进而与数据单元相连，NM4、NM5的栅极分别与ND1、ND0相连。4.根据权利要求3所述的一种高可靠的抗辐射加固STT
‑
MRAM读写电路，其特征在于：当时钟CLK信号为高电平1，其反信号/CLK为低电平0时，敏感放大器处于预充电阶段，2个预充电PMOS管PM0、PM1开启，V
DD
对节点ND0和ND1进行充电，NMOS管NM4和NM5处于开启状态，PMOS管PM4和PM5处于关闭状态，节点ND2和ND3电位被拉低为0，PM2和PM3处于开启状态，节点ND4和ND5也被充电至高电平；当/CLK为高电平1时，敏感放大器处于传感放电阶段，预充电PMOS管PM0和PM1关闭，NMOS管NM0和NM1开启，节点ND0和ND1的高电位分别经过NM0和NM1被传递至节点ND2和ND3，CLK变化后的瞬间，PMOS管PM2和PM3关断，异或门输出端为低电位，第一条辅助传感支路上的NM2以及第二条辅助传感支路上的NM3均处于关闭状态，电流流经磁隧道结MTJL和MTJR，对节点ND2和NM3进行放电；
若MTJL的阻值大于MTJR，则节点ND3和ND1的电位会比节点ND2和ND0下降得快，使得NMOS管NM4关断，节点ND2和ND0的电位停止下降，随后NMOS管NM3导通，磁隧道结MTJR对应的辅助传...

【专利技术属性】
技术研发人员：曹安妮，李鑫，张彦龙，王亮，赵元富，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：