【技术实现步骤摘要】
一种面向存储器的抗双节点翻转的读电路
[0001]本专利技术涉及集成电路抗辐射加固设计和存储器交叉
,具体涉及一种面向存储器的抗双节点翻转的读电路。
技术介绍
[0002]存储器是计算机体系结构中的重要组成部分,对计算机的速度、集成度和功耗等都有决定性的影响。目前主流存储单元基于CMOS工艺,其使用电荷表征存储的逻辑值,很容易受辐射粒子影响导致电荷突变,逻辑电平出现翻转。基于CMOS的主流的存储器主要包含静态存储器(Static Random Access Memory,SRAM)和动态随机存取存储器(Dynamic Random Access Memory,DRAM)。所谓的“静态”,是指这种存储器只要保持通电,里面储存的数据就可以恒常保持。相对之下,DRAM里面所储存的数据就需要周期性地更新。然而,他们都是易失性存储器(Volatile Memory),当电力供应停止时,SRAM储存的数据还是会消失。磁随机存储器(Magnetoresistive RandomAccess Memory,MRAM)本质上不受辐射影响 ...
【技术保护点】
【技术特征摘要】
1.一种面向存储器的抗双节点翻转的读电路,包括预充电模块、单元模块和放电模块,其特征在于,还包括基于C单元的锁存电路和输出模块;所述锁存电路通过引入反馈冗余达到自适应抗多节点翻转;其中,所述预充电模块的输入端连接预充电信号PRE;所述预充电模块的输出端与所述锁存电路模块的内部节点Q1~Q6相连接;所述锁存电路模块的输出端与单元模块的输入端相连接;所述单元模块的输出端和放电模块的输入端相连接;所述放电模块的输出端和接地电压GND相连接;所述输出模块的输入端与所述锁存电路模块的内部节点Q1、Q3和Q5相连接。2.根据权利要求1所述面向存储器的抗双节点翻转的读电路,其特征在于:锁存电路模块包括18个PMOS晶体管和18个NMOS晶体管;18个PMOS晶体管分别定义为P7~P24;18个NMOS晶体管分别定义为N1~N18;晶体管P7、P10、P13、P16、P19和P22的源极均连接供电电源Vdd;晶体管P7的漏极连接晶体管P8和晶体管P9的源极;晶体管P8和晶体管P9的漏极和内部节点Q1连接;内部节点Q1连接晶体管N16和晶体管N17的漏极;晶体管N16和晶体管N17的源极连接晶体管N18的漏极;晶体管P10的漏极连接晶体管P11的源极;晶体管P11的漏极连接晶体管P12的源极;晶体管P12的漏极和晶体管N1的漏极相连接,连接点为内部节点Q2;晶体管N1的源极连接晶体管N2的漏极;晶体管N2的源极连接晶体管N3的漏极;晶体管P13的漏极连接晶体管P14和晶体管P15的源极;晶体管P14和晶体管P15的漏极和内部节点Q3连接;内部节点Q3连接晶体管N4和晶体管N5的漏极;晶体管N4和晶体管N5的源极连接晶体管N6的漏极;晶体管P16的漏极连接晶体管P17的源极;晶体管P17的漏极连接晶体管P18的源极;晶体管P18的漏极和晶体管N7的漏极相连接,连接点为内部节点Q4;晶体管N7的源极连接晶体管N8的漏极;晶体管N8的源极连接晶体管N9的漏极;晶体管P19的漏极连接晶体管P20和晶体管P21的源极;晶体管P20和晶体管P21的漏极和内部节点Q5连接;内部节点Q5连接晶体管N10和晶体管N11的漏极;晶体管N10和晶体管N11的源极连接晶体管N12的漏极;晶体管P22的漏极连接晶体管P23的源极;晶体管P23的漏极连接晶体管P24的源极;晶体管P24的漏极和晶体管N13的漏极相连接,连接点为内部节点Q6;晶体管N13的源极连接晶体管N14的漏极;晶体管N14的源极连接晶体管N15的漏极;晶体管N1、N8、N14、P10、P16和P24的栅极均连接内部节点Q...
【专利技术属性】
技术研发人员:王佑,吴波,张德明,赵巍胜,
申请(专利权)人:北京航空航天大学合肥创新研究院北京航空航天大学合肥研究生院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。