本申请是关于一种电荷补偿型屏蔽栅沟槽功率器件及其制备方法。该功率器件包括：衬底区、漂移区、绝缘层、屏蔽栅、控制栅、基体区、源区、源极、漏极以及电荷补偿层；漏极、衬底区、漂移区、基体区及源极依次设置；绝缘层包括：第一绝缘层和第二绝缘层；第一绝缘层和第二绝缘层分设于电荷补偿型屏蔽栅沟槽功率器件的两侧，第二绝缘层与基体区的侧面相贴合，且第二绝缘层与漂移区的结合面上设有电荷补偿层；源区设置在基体区与源极的结合面上；电荷补偿层的掺杂类型与漂移区的掺杂类型相反。本申请提供的方案，能够在不增加功率器件版图设计的同时，实现有效调制电场、提高击穿电压的作用，还能起引导空穴电流和电子电流的作用。起引导空穴电流和电子电流的作用。起引导空穴电流和电子电流的作用。
【技术实现步骤摘要】
电荷补偿型屏蔽栅沟槽功率器件及其制备方法
[0001]本申请涉及半导体
，尤其涉及电荷补偿型屏蔽栅沟槽功率器件及其制备方法。
技术介绍
[0002]与传统沟槽金属氧化物半导体场效应晶体管相比，屏蔽栅沟槽型晶体管具有较高的沟道密度以及较好的电荷补偿效果，屏蔽栅结构能够有效地降低传输电容，从而使得屏蔽栅沟槽型晶体管能够拥有更低的比导通电阻，更小的导通和开关损耗，以及更高的工作频率，从而屏蔽栅沟槽型晶体管被广泛地应用于电源管理等重要领域。
[0003]相关技术中，为了在不牺牲器件耐压的前提下，进一步降低晶体管的漏源导通电阻，公开号为CN102148256B的专利文件公开了一种屏蔽栅沟槽场效应晶体管，其包括漏区、漂移区、介质层、分裂栅、栅电极、n+层、源电极、沟道区以及介质层；其中介质层的K值按一定规律分布，即K值按照从源极到漏极方向越来越小。通过用K值按照一定规律分布的介质层代替原来的侧氧结构，结合K值越大，调制能力越强，但是与之对应的纵向压降也越小的调制原理，使得漂移区内部的电场强度近似分布一致，从而保证耐压，降低漏源导通电阻。
[0004]但是，由于具有变化趋势的介质层的结构复杂，加工工艺难度大，而上述方案需要在晶体管上制备出K值按照一定规律分布的介质层，大幅增加了对于晶体管制备工艺的要求，从而导致晶体管制备过程中耗费时间和生产成本的增加。
技术实现思路
[0005]为克服相关技术中存在的问题，本申请提供一种电荷补偿型屏蔽栅沟槽功率器件及其制备方法，能够在不增加功率器件版图设计的同时，实现有效调制电场、提高击穿电压的作用，还能起引导空穴电流和电子电流的作用。
[0006]本申请第一方面提供一种电荷补偿型屏蔽栅沟槽功率器件，包括：
[0007]衬底区1、漂移区2、绝缘层3、屏蔽栅4、控制栅5、基体区6、源区7、源极8、漏极9以及电荷补偿层10；
[0008]所述漏极9设置在所述衬底区1的底部，所述漂移区2、所述基体区6及所述源极8依次设置在所述衬底区1上方；
[0009]所述绝缘层3包括：第一绝缘层31和第二绝缘层32；所述第一绝缘层31和所述第二绝缘层32分设于所述电荷补偿型屏蔽栅沟槽功率器件的两侧，所述第一绝缘层31的一侧分别与所述基体区6和所述漂移区2相贴合，另一侧分别与所述屏蔽栅4和所述控制栅5相贴合；所述第二绝缘层31与所述基体区6的侧面相贴合，且所述第二绝缘层31与所述漂移区2的结合面上设有所述电荷补偿层10；
[0010]所述源区7设置在所述基体区6与所述源极8的结合面上，且一侧与所述第一绝缘层31相贴合；
[0011]所述衬底区1、所述源区7与所述漂移区2的掺杂类型一致，所述衬底区1和所述源
区7的掺杂浓度均高于所述漂移区2；所述基体区6和所述电荷补偿层10的掺杂类型均与所述漂移区2的掺杂类型相反。
[0012]在一种实施方式中，所述电荷补偿型屏蔽栅沟槽功率器件，还包括：半导体区11；
[0013]所述半导体区11设置在所述基体区6和所述漂移区2的结合面上，所述半导体区11一侧与所述电荷补偿层10的侧面相贴合，另一侧与所述第一绝缘层31的侧面相贴合；
[0014]所述半导体区11与所述漂移区2的掺杂类型一致，且所述半导体区11的掺杂浓度高于所述漂移区2的掺杂浓度。
[0015]在一种实施方式中，所述电荷补偿层10的掺杂浓度的取值范围为5
×
10
16
cm
‑3至5
×
10
17
cm
‑3。
[0016]在一种实施方式中，所述衬底区1的掺杂浓度的取值范围为5
×
10
19
cm
‑3至5
×
10
20
cm
‑3。
[0017]在一种实施方式中，所述漂移区2的掺杂浓度的取值范围为5
×
10
15
cm
‑3至5
×
10
16
cm
‑3。
[0018]在一种实施方式中，所述半导体区11的掺杂浓度的取值范围为5
×
10
16
cm
‑3至5
×
10
17
cm
‑3。
[0019]在一种实施方式中，所述第一绝缘层31和所述第二绝缘层32的深度相同。
[0020]在一种实施方式中，所述漂移区2的厚度的取值范围为1μm至4μm。
[0021]本申请第二方面提供一种电荷补偿型屏蔽栅沟槽功率器件的制备方法，包括：
[0022]以半导体材料制备衬底区；
[0023]在所述衬底区的底部制作漏极；
[0024]在所述衬底区上外延形成漂移区；
[0025]以离子注入或扩散方式在所述漂移区上形成基体区；
[0026]对一个元胞内的漂移区两侧分别刻蚀出第一沟槽和第二沟槽；
[0027]在所述第一沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅以形成第一绝缘层和多晶硅栅结构；
[0028]在所述多晶硅栅结构上形成金属栅电极，得到屏蔽栅和控制栅；
[0029]在所述第二沟槽内通过倾斜角离子注入方式形成电荷补偿层，并填充氧化物形成第二绝缘层；
[0030]在所述基体区上掺杂形成源区，并形成源极，得到所述电荷补偿型屏蔽栅沟槽功率器件。
[0031]在一种实施方式中，所述在所述衬底区上外延形成漂移区之后，包括：
[0032]在所述漂移区上以离子注入或扩散方式形成半导体区。
[0033]本申请提供的技术方案可以包括以下有益效果：
[0034]本申请在传统的屏蔽栅沟槽功率器件的结构上引入了与所述漂移区的掺杂类型相反的电荷补偿层以及第二绝缘层，从而功率器件的漂移区顶部由单一掺杂类型转变为两种异型掺杂类型的半导体耐压区；由于传统屏蔽栅沟槽功率器件中，漂移区中耗尽区的扩展或收缩主要取决于第一绝缘层和屏蔽栅，因此传统屏蔽栅沟槽功率器件的击穿电压受其电场尖峰所限制。在引入与所述漂移区的掺杂类型相反的电荷补偿层以及第二绝缘层后，当功率器件处于正向阻断时，因电荷补偿层与漂移区具有相反的掺杂类型，能有效地转移
漂移区底部区域的电离正电荷发出的电场线，从而有效地调制电场，使得屏蔽栅拐角处及第一绝缘层拐角处形成了一个较小的电场尖峰，即降低屏蔽栅拐角处及第一绝缘层拐角处相应的电场峰值，从而提高功率器件的击穿电压；当功率器件处于雪崩状态时，电荷补偿层能有效地引导空穴电流先流经基体区，从而更快地被源极收集，从而有效地抑制寄生三极管的开启。与公开号为CN102148256B的专利文件中采用K值按照一定规律分布的介质层相比，本申请的电荷补偿型屏蔽栅沟槽功率器件中电荷补偿层的结构简单，对制备工艺的要求低，在不增加功率器件版图设计的同时，实现有效调制电场、提高击穿电压的作用，还能起引导空穴电流和电本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电荷补偿型屏蔽栅沟槽功率器件，其特征在于，包括：衬底区(1)、漂移区(2)、绝缘层(3)、屏蔽栅(4)、控制栅(5)、基体区(6)、源区(7)、源极(8)、漏极(9)以及电荷补偿层(10)；所述漏极(9)设置在所述衬底区(1)的底部，所述漂移区(2)、所述基体区(6)及所述源极(8)依次设置在所述衬底区(1)上方；所述绝缘层(3)包括：第一绝缘层(31)和第二绝缘层(32)；所述第一绝缘层(31)和所述第二绝缘层(32)分设于所述电荷补偿型屏蔽栅沟槽功率器件的两侧，所述第一绝缘层(31)的一侧分别与所述基体区(6)和所述漂移区(2)相贴合，另一侧分别与所述屏蔽栅(4)和所述控制栅(5)相贴合；所述第二绝缘层(31)与所述基体区(6)的侧面相贴合，且所述第二绝缘层(31)与所述漂移区(2)的结合面上设有所述电荷补偿层(10)；所述源区(7)设置在所述基体区(6)与所述源极(8)的结合面上，且一侧与所述第一绝缘层(31)相贴合；所述衬底区(1)、所述源区(7)与所述漂移区(2)的掺杂类型一致，所述衬底区(1)和所述源区(7)的掺杂浓度均高于所述漂移区(2)；所述基体区(6)和所述电荷补偿层(10)的掺杂类型均与所述漂移区(2)的掺杂类型相反。2.根据权利要求1所述的电荷补偿型屏蔽栅沟槽功率器件，其特征在于，还包括：半导体区(11)；所述半导体区(11)设置在所述基体区(6)和所述漂移区(2)的结合面上，所述半导体区(11)一侧与所述电荷补偿层(10)的侧面相贴合，另一侧与所述第一绝缘层(31)的侧面相贴合；所述半导体区(11)与所述漂移区(2)的掺杂类型一致，且所述半导体区(11)的掺杂浓度高于所述漂移区(2)的掺杂浓度。3.根据权利要求1所述的电荷补偿型屏蔽栅沟槽功率器件，其特征在于，所述电荷补偿层(10)的掺杂浓度的取值范围为5
×
10
16
cm
‑3至5
×
10
17
cm
‑3。4.根据权利要求1所述的电荷补偿型屏蔽栅沟槽功率器件，其...
【专利技术属性】
技术研发人员：张子敏，王宇澄，虞国新，
申请(专利权)人：无锡先瞳半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。