半导体装置及半导体装置的制造方法制造方法及图纸

技术编号:32654037 阅读:22 留言:0更新日期:2022-03-17 11:00
目的在于,提供改善了二极管动作时的恢复损耗和正向电压降之间的权衡关系的反向导通IGBT。第1复合区域至少设置于第6半导体层中的第7半导体层的第2主面侧且与第7半导体层在俯视观察时重叠的区域。视观察时重叠的区域。视观察时重叠的区域。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法


[0001]本专利技术涉及半导体装置及半导体装置的制造方法。

技术介绍

[0002]通常,对于功率器件而言,存在耐压保持能力,用于在动作时不至使元件破坏的安全动作区域的保证等各种要求,其中重要的一个是低损耗化。功率器件的低损耗化具有装置的小型化、轻量化等效果,从广义上讲,具有由能耗降低带来的关心地球环境的效果。而且,要求尽量以低成本来实现这些特性。
[0003]作为解决上述问题的一个办法,提出通过一个构造形成IGBT(Insulated Gate Bipolar Transistor)和二极管的特性的反向导通IGBT(RC

IGBT、Reverse

Conducting IGBT)。
[0004]该反向导通IGBT存在若干技术课题,其中之一在于二极管动作时的恢复损耗大。在专利文献1中公开了为了改善二极管动作时的恢复损耗,将二极管区域的p
+
型接触层的面积比率减少的结构。
[0005]专利文献1:日本专利第5924420号公报
[0006]但是,如果采用将二极管区域的p
+
型接触层的面积比率减小而使二极管动作时的恢复损耗降低的办法,则会出现虽然恢复损耗降低但正向电压降恶化这样的问题。在反向导通IGBT的性能改善中,重要的是二极管动作时的恢复损耗和正向电压降之间的权衡关系的改善。

技术实现思路

[0007]本专利技术就是为了改善这样的问题而提出的,其目的在于,提供改善了二极管动作时的恢复损耗和正向电压降之间的权衡关系的反向导通IGBT。
[0008]本专利技术的一个方式的半导体装置将晶体管和二极管形成于共通的半导体基体,在该半导体装置中,半导体基体具有:作为一个主面及另一个主面的第1主面及第2主面;晶体管区域,其形成有晶体管;以及二极管区域,其形成有二极管,晶体管区域具有:第1导电型的第1半导体层,其设置于半导体基体的第2主面侧;第2导电型的第2半导体层,其设置于第1半导体层之上;第1导电型的第3半导体层,其与第2半导体层相比设置于半导体基体的第1主面侧;第2导电型的第4半导体层,其设置于第3半导体层之上;第2电极,其与第4半导体层电连接;以及第1电极,其与第1半导体层电连接,二极管区域具有:第2导电型的第5半导体层,其设置于半导体基体的第2主面侧;第2半导体层,其设置于第5半导体层之上;第1导电型的第6半导体层,其与第2半导体层相比设置于半导体基体的第1主面侧;第1导电型的第7半导体层,其设置于第6半导体层之上,第1导电型的杂质浓度比第6半导体层高;第2电极,其与第7半导体层电连接;以及第1电极,其与第5半导体层电连接,第1复合区域至少设置于第6半导体层中的第7半导体层的第2主面侧且与第7半导体层在俯视观察时重叠的区域。
[0009]专利技术的效果
[0010]在本专利技术的一个方式的半导体装置中,第1复合区域至少设置于第6半导体层中的第7半导体层的第2主面侧且与第7半导体层在俯视观察时重叠的区域。由此,改善二极管动作时的恢复损耗和正向电压降之间的权衡关系。
附图说明
[0011]图1是实施方式1的条型的半导体装置的整体俯视图。
[0012]图2是实施方式1的岛型的半导体装置的整体俯视图。
[0013]图3是实施方式1半导体装置的IGBT区域和二极管区域的边界部分的俯视图。
[0014]图4是实施方式1半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0015]图5是实施方式1半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0016]图6是实施方式1半导体装置的IGBT区域和外周区域的边界部分的剖视图。
[0017]图7是实施方式1半导体装置的二极管区域和外周区域的边界部分的剖视图。
[0018]图8是说明实施方式1的半导体装置的制造方法的剖视图。
[0019]图9是说明实施方式1的半导体装置的制造方法的剖视图。
[0020]图10是说明实施方式1的半导体装置的制造方法的剖视图。
[0021]图11是说明实施方式1的半导体装置的制造方法的剖视图。
[0022]图12是说明实施方式1的半导体装置的制造方法的剖视图。
[0023]图13是说明实施方式1的半导体装置的制造方法的剖视图。
[0024]图14是说明实施方式1的半导体装置的制造方法的剖视图。
[0025]图15是说明实施方式1的半导体装置的制造方法的剖视图。
[0026]图16是说明实施方式1的半导体装置的制造方法的剖视图。
[0027]图17是说明实施方式1的半导体装置的制造方法的剖视图。
[0028]图18是说明实施方式1的半导体装置的制造方法的剖视图。
[0029]图19是说明实施方式1的半导体装置的制造方法的剖视图。
[0030]图20是说明实施方式1的半导体装置的制造方法的剖视图。
[0031]图21是说明实施方式1的半导体装置的制造方法的剖视图。
[0032]图22是说明实施方式1的半导体装置的制造方法的剖视图。
[0033]图23是说明实施方式1的半导体装置的缺陷区域的面积比率和恢复电流峰值的关系的图。
[0034]图24是实施方式2半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0035]图25是实施方式2半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0036]图26是说明实施方式2的半导体装置的制造方法的剖视图。
[0037]图27是说明实施方式2的半导体装置的制造方法的剖视图。
[0038]图28是说明实施方式2的半导体装置的制造方法的剖视图。
[0039]图29是说明实施方式2的半导体装置的制造方法的剖视图。
[0040]图30是实施方式3半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0041]图31是实施方式3半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0042]图32是说明实施方式3的半导体装置的制造方法的剖视图。
[0043]图33是说明实施方式3的半导体装置的制造方法的剖视图。
[0044]图34是说明实施方式3的半导体装置的制造方法的剖视图。
[0045]图35是说明实施方式3的半导体装置的制造方法的剖视图。
[0046]图36是说明实施方式3的半导体装置的制造方法的剖视图。
[0047]图37是说明实施方式3的半导体装置的制造方法的剖视图。
[0048]图38是实施方式4半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0049]图39是实施方式4半导体装置的IGBT区域和二极管区域的边界部分的剖视图。
[0050]图40是说明实施方式4的半导体装置的制造方法的剖视图。
[0051]图4本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体装置,其将晶体管和二极管形成于共通的半导体基体,在该半导体装置中,所述半导体基体具有:作为一个主面及另一个主面的第1主面及第2主面;晶体管区域,其形成有所述晶体管;以及二极管区域,其形成有所述二极管,所述晶体管区域具有:第1导电型的第1半导体层,其设置于所述半导体基体的所述第2主面侧;第2导电型的第2半导体层,其设置于所述第1半导体层之上;第1导电型的第3半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述第1主面侧;第2导电型的第4半导体层,其设置于所述第3半导体层之上;第2电极,其与所述第4半导体层电连接;以及第1电极,其与所述第1半导体层电连接,所述二极管区域具有:第2导电型的第5半导体层,其设置于所述半导体基体的所述第2主面侧;所述第2半导体层,其设置于所述第5半导体层之上;第1导电型的第6半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述第1主面侧;第1导电型的第7半导体层,其设置于所述第6半导体层之上,第1导电型的杂质浓度比所述第6半导体层高;所述第2电极,其与所述第7半导体层电连接;以及所述第1电极,其与所述第5半导体层电连接,第1复合区域至少设置于所述第6半导体层中的所述第7半导体层的所述第2主面侧且与所述第7半导体层在俯视观察时重叠的区域。2.根据权利要求1所述的半导体装置,其中,所述第1复合区域至少设置于所述第6半导体层中的与所述第7半导体层的所述第2主面侧的表面接触的区域。3.根据权利要求1所述的半导体装置,其中,所述第1复合区域在所述第7半导体层的所述第2主面侧的表面、包含与所述第6半导体层接触的表面,跨越所述第6半导体层及所述第7半导体层而设置。4.根据权利要求1至3中任一项所述的半导体装置,其中,所述第1复合区域至少形成于所述二极管区域中的从所述晶体管区域起的俯视观察时的距离比所述半导体基体的厚度小的区域。5.根据权利要求1至4中任一项所述的半导体装置,其中,所述第1复合区域仅形成于与所述第7半导体层在俯视观察时重叠的区域。6.根据权利要求1至5中任一项所述的半导体装置,其中,所述第1复合区域和所述第7半导体层在俯视观察时形成于相同的区域。7.根据权利要求1至6中任一项所述的半导体装置,其中,
所述第1复合区域的俯视观察时的面积大于或等于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的20%。8.根据权利要求1至7中任一项所述的半导体装置,其中,在所述第6半导体层中的第1导电型的杂质浓度小于或等于1.0E+16/cm3的区域不形成所述第1复合区域。9.根据权利要求1至8中任一项所述的半导体装置,其中,所述二极管区域通过从所述半导体基体的所述第1主面侧的表面到达所述第2半导体层的沟槽栅极而划分为多个单位单元区域,所述二极管区域中的与所述晶体管区域相邻的所述单位单元区域中的所述第1复合区域的俯视观察时的面积相对于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的比率,比所述二极管区域中的与所述晶体管区域不相邻的所述单位单元区域中的所述第1复合区域的俯视观察时的面积相对于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的比率高。10.根据权利要求1至9中任一项所述的半导体装置,其中,所述晶体管区域具有第1导电型的第9半导体层,该第1导电型的第9半导体层设置于所述第3半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接,第2复合区域至少设置于所述第3半导体层中的所述第9半导体层的所述第2主面侧且与所述第9半导体层在俯视观察时重叠的区域。11.根据权利要求1至9中任一项所述的半导体装置,其中,所述晶体管区域具有第1导电型的第9半导体层,该第1导电型的第9半导体层设置于所述第3半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接,第2晶体缺陷区域至少设置于所述第3半导体层中的所述第9半导体层的所述第2主面侧且与所述第9半导体层在俯视观察时重叠的区域。12.根据权利要求1至9中任一项所述的半导体装置,其中,所述晶体管区域具有:第2导电型的第11半导体层,其设置于所述第3半导体层之上;以及第1导电型的第9半导体层,其设置于所述第11半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接。13.一种半导体装置,其将晶体管和二极管形成于共通的半导体基体,在该半导体装置中,所述半导体基体具有:作为一个主面及另一个主面的第1主面及第2主面;晶体管区域,其形成有所述晶体管;以及二极管区域,其形成有所述二极管,所述晶体管区域具有:第1导电型的第1半导体层,其设置于所述半导体基体的所述第2主面侧;第2导电型的第2半导体层,其设置于所述第1半导体层之上;
第1导电型的第3半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述第1主面侧;第2导电型的第4半导体层,其设置于所述第3半导体层之上;第2电极,其与所述第4半导体层电连接;以及第1电极,其与所述第1半导体层电连接,所述二极管区域具有:第2导电型的第5半导体层,其设置于所述半导体基体的所述第2主面侧;所述第2半导体层,其设置于所述第5半导体层之上;第1导电型的第6半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述第1主面侧;第1导电型的第7半导体层,其设置于所述第6半导体层之上,第1导电型的杂质浓度比所述第6半导体层高;所述第2电极,其与所述第7半导体层电连接;以及所述第1电极,其与所述第5半导体层电连接,第1晶体缺陷区域至少设置于所述第6半导体层中的所述第7半导体层的所述第2主面侧且与所述第7半导体层在俯视观察时重叠的区域。14.根据权利要求13所述的半导体装置,其中,所述第1晶体缺陷区域至少设置于所述第6半导体层中的与所述第7半导体层的所述第2主面侧的表面接触的区域。15.根据权利要求13所述的半导体装置,其中,所述第1晶体缺陷区域在所述第7半导体层的所述第2主面侧的表面、包含与所述第6半导体层接触的表面,跨越所述第6半导体层及所述第7半导体层而设置。16.根据权利要求13至15中任一项所述的半导体装置,其中,所述第1晶体缺陷区域包含Ar即氩。17.根据权利要求13至15中任一项所述的半导体装置,其中,所述第1晶体缺陷区域包含N即氮。18.根据权利要求13至15中任一项所述的半导体装置,其中,所述第1晶体缺陷区域包含He即氦。19.根据权利要求13至15中任一项所述的半导体装置,其中,所述第1晶体缺陷区域包含H即氢。20.根据权利要求13至19中任一项所述的半导体装置,其中,所述第1晶体缺陷区域至少形成于所述二极管区域中的从所述晶体管区域起的俯视观察时的距离比所述半导体基体的厚度小的区域。21.根据权利要求13至20中任一项所述的半导体装置,其中,所述第1晶体缺陷区域仅形成于与所述第7半导体层在俯视观察时重叠的区域。22.根据权利要求13至21中任一项所述的半导体装置,其中,所述第1晶体缺陷区域和所述第7半导体层在俯视观察时形成于相同的区域。23.根据权利要求13至22中任一项所述的半导体装置,其中,所述第1晶体缺陷区域的俯视观察时的面积大于或等于将所述第6半导体层和所述第7
半导体层合并后的区域的俯视观察时的面积的20%。24.根据权利要求13至23中任一项所述的半导体装置,其中,在所述第6半导体层中的第1导电型的杂质浓度小于或等于1.0E+16/cm3的区域不形成所述第1晶体缺陷区域。25.根据权利要求13至24中任一项所述的半导体装置,其中,所述二极管区域通过从所述半导体基体的所述第1主面侧的表面到达所述第2半导体层的沟槽栅极而划分为多个单位单元区域,所述二极管区域中的与所述晶体管区域相邻的所述单位单元区域中的所述第1晶体缺陷区域的俯视观察时的面积相对于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的比率,比所述二极管区域中的与所述晶体管区域不相邻的所述单位单元区域中的所述第1晶体缺陷区域的俯视观察时的面积相对于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的比率高。26.根据权利要求13至25中任一项所述的半导体装置,其中,所述晶体管区域具有第1导电型的第9半导体层,该第1导电型的第9半导体层设置于所述第3半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接,第2复合区域至少设置于所述第3半导体层中的所述第9半导体层的所述第2主面侧且与所述第9半导体层在俯视观察时重叠的区域。27.根据权利要求13至25中任一项所述的半导体装置,其中,所述晶体管区域具有第1导电型的第9半导体层,该第1导电型的第9半导体层设置于所述第3半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接,第2晶体缺陷区域至少设置于所述第3半导体层中的所述第9半导体层的所述第2主面侧且与所述第9半导体层在俯视观察时重叠的区域。28.根据权利要求13至25中任一项所述的半导体装置,其中,所述晶体管区域具有:第2导电型的第11半导体层,其设置于所述第3半导体层之上;以及第1导电型的第9半导体层,其设置于所述第11半导体层之上,第1导电型的杂质浓度比所述第3半导体层高,所述第2电极与所述第9半导体层电连接。29.一种半导体装置,其将晶体管和二极管形成于共通的半导体基体,在该半导体装置中,所述半导体基体具有:作为一个主面及另一个主面的第1主面及第2主面;晶体管区域,其形成有所述晶体管;以及二极管区域,其形成有所述二极管,所述晶体管区域具有:第1导电型的第1半导体层,其设置于所述半导体基体的所述第2主面侧;第2导电型的第2半导体层,其设置于所述第1半导体层之上;第1导电型的第3半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述
第1主面侧;第2导电型的第4半导体层,其设置于所述第3半导体层之上;第2电极,其与所述第4半导体层电连接;以及第1电极,其与所述第1半导体层电连接,所述二极管区域具有:第2导电型的第5半导体层,其设置于所述半导体基体的所述第2主面侧;所述第2半导体层,其设置于所述第5半导体层之上;第1导电型的第6半导体层,其与所述第2半导体层相比设置于所述半导体基体的所述第1主面侧;第2导电型的第8半导体层,其设置于所述第6半导体层之上;第1导电型的第7半导体层,其设置于所述第8半导体层之上,第1导电型的杂质浓度比所述第6半导体层高;所述第2电极,其与所述第7半导体层电连接;以及所述第1电极,其与所述第5半导体层电连接。30.根据权利要求29所述的半导体装置,其中,所述第8半导体层包含As即砷或P即磷。31.根据权利要求29或30所述的半导体装置,其中,所述第8半导体层至少形成于所述二极管区域中的从所述晶体管区域起的俯视观察时的距离比所述半导体基体的厚度小的区域。32.根据权利要求29至31中任一项所述的半导体装置,其中,所述第8半导体层仅形成于与所述第7半导体层在俯视观察时重叠的区域。33.根据权利要求29至32中任一项所述的半导体装置,其中,所述第8半导体层和所述第7半导体层在俯视观察时形成于相同的区域。34.根据权利要求29至33中任一项所述的半导体装置,其中,所述第8半导体层的俯视观察时的面积大于或等于将所述第6半导体层和所述第7半导体层合并后的区域的俯视观察时的面积的20%。35.根据权利要求29至34中任一项所述的半导体装置,其中,在所述第6半导体层中的第1导电型的杂质...

【专利技术属性】
技术研发人员:高桥彻雄藤井秀纪本田成人
申请(专利权)人:三菱电机株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1