一种CCD图像传感器光敏阵列的LVS版图检查方法技术

本发明专利技术公开了一种CCD图像传感器光敏阵列的LVS版图检查方法，包括步骤：按照工艺加工要求，完成光敏单元版图绘制，并按照电路设计要求，将光敏单元按照产品要求的像素排列进行布局，形成版图阵列；根据工艺层次定义及电子流动方向，绘制版图阵列的电路原理图；根据光敏单元的器件特性进行器件提取的代码编写；根据代码编写完成LVS规则文件的编写；对电路原理图的光敏单元阵列区域进行检查。本发明专利技术有效的解决了之前版图检查工作需要由人工检查的问题，提高了版图检查的准确性和检查工作的效率，同时创新地为此类由版图反向提取出电路图的检查方式提供思路。的检查方式提供思路。的检查方式提供思路。

【技术实现步骤摘要】
一种CCD图像传感器光敏阵列的LVS版图检查方法


[0001]本专利技术涉及EDA设计领域，特别涉及一种CCD图像传感器光敏阵列的LVS版图检查方法。

技术介绍

[0002]版图电学连接关系检查常用Calibre的LVS检查工具进行，LVS是Calibre的验证工具，用来验证版图和逻辑图是否匹配。LVS在晶体管级比较版图和逻辑图的连接性，而且输出所有不一致的地方。LVS检查需要提供电路原理图生成的网表和LVS检查文件。
[0003]CCD类型传感器原理图由前端电路人员提供，但是由于光敏单元需结合工艺厂商的工艺要求进行设计，故像素阵列等部分电路图常用黑盒表示，无法直接用于版图LVS检查，由于光敏单元的特殊性，电路的输入由外部光子提供，给检查文件的编写和电路原理图的绘制带来了困难，故此部分版图检查常采用人工检查。目前现有检查手段是采用人工逐行检查光敏单元电极连接关系，再检查单元拼接后阵列版图连线，该种检查方式耗时耗力，且人工检查容易存在遗漏，无法保证检查的准确性。

技术实现思路

[0004]本专利技术目的是：提供一种CCD图像传感器光敏阵列的LVS版图检查方法，以解决现有人工检查方法工作量大且检查不够全面的问题。
[0005]本专利技术的技术方案是：一种CCD图像传感器光敏阵列的LVS版图检查方法，所述CCD图像传感器光敏阵列由若干CCD类型器件的光敏单元按序排列构成，方法包括以下步骤：S1、按照工艺加工要求，完成光敏单元版图绘制，并按照电路设计要求，将光敏单元按照产品要求的像素排列进行布局，形成版图阵列；S2、根据工艺层次定义及电子流动方向，绘制版图阵列的电路原理图；S3、根据光敏单元的器件特性进行器件提取的代码编写；S4、根据代码编写完成LVS规则文件的编写；S5、对电路原理图的光敏单元阵列区域进行检查。
[0006]优选的，所述CCD类型器件的光敏单元包括多晶硅、埋沟和沟阻，其中多晶硅采用2至4层交叠排列；步骤1中埋沟按照电子容量参数要求，选择一定的注入剂量进行磷注入，形成电子流动的通道；沟阻采用高浓度硼注入形成势垒，阻止电子流动。
[0007]优选的，步骤2中采用由版图反向提取设计用于检查的电路图，CCD器件的版图重复单元以阵列形式排列，像元本身连接关系只考虑信号线输入，采用门级电路将CCD光敏单元表示出来。
[0008]优选的，所述光敏单元包括若干个电容，其中部分电容构成了多相输入信号在多晶硅上的连接关系，模拟电子转移时的流动过程；其余部分电容模拟了多晶硅与埋沟间构成的电容，这部分电容在电子转移时的流动中不体现连接关系。
[0009]优选的，步骤3中，根据电容器件特性，由电路图和工艺层次的要求编写器件提取代码，其中多晶硅与多晶硅的交叠和多晶硅与埋沟的组合采用电容的上下极板表示，同时多晶硅与多晶硅交叠会产生电阻，或用电阻和电容在电路图中体现连接关系。
[0010]优选的，步骤4中，按照《Standard Verification Rule Format(SVRF) Manual》进行检查文件编写，LVS检查文件中包括器件提取部分展示的代码。
[0011]优选的，步骤5中，导出网表，运行LVS检查的方法为：在Virtuoso软件中将绘制的电路原理图导出成netlist网表，在Calibre
‑
nmLVS中匹配版图阵列GDS并运行LVS检查，对阵列区域进行检查；若电极连接顺序及电路关系正确，则通过；若电极连接顺序及电路关系错误，则反馈错误信息。
[0012]本专利技术的优点是：本专利技术提出的CCD图像传感器光敏阵列的LVS版图检查方法，有效的解决了之前版图检查工作需要由人工检查的问题，提高了版图检查的准确性和检查工作的效率，同时创新地为此类由版图反向提取出电路图的检查方式提供思路。
附图说明
[0013]下面结合附图及实施例对本专利技术作进一步描述：图1为本专利技术的CCD图像传感器光敏阵列的LVS版图检查方法流程图；图2为实施例中CCD光敏单元的结构示意图；图3为实施例中CCD光敏单元的门级电路原理图；图4为实施例中器件提取的相关代码。
具体实施方式
[0014]如图1所示，为本专利技术的CCD图像传感器光敏阵列的LVS版图检查方法的流程示意图，所述CCD图像传感器光敏阵列由若干CCD类型器件的光敏单元按序排列构成，方法包括以下步骤：S1、按照工艺加工要求，完成光敏单元版图绘制，并按照电路设计要求，将光敏单元按照产品要求的像素排列进行布局，形成版图阵列；S2、根据工艺层次定义及电子流动方向，绘制版图阵列的电路原理图；S3、根据光敏单元的器件特性进行器件提取的代码编写；S4、根据代码编写完成LVS规则文件的编写；S5、对电路原理图的光敏单元阵列区域进行检查：若电极连接顺序及电路关系正确，则通过；若电极连接顺序及电路关系错误，则反馈错误信息。
[0015]如图2所示，所述CCD类型器件的光敏单元包括多晶硅1、埋沟2和沟阻3，其中多晶硅1采用2至4层交叠排列；埋沟2按照电子容量参数要求，选择一定的注入剂量进行磷注入，形成电子流动的通道；沟阻3采用高浓度硼注入形成势垒，阻止电子流动。在步骤1中，按照工艺要求绘制的光敏单元版图如图2所示。
[0016]由于CCD光敏部分由阵列构成，仅检查单个单元并不能保证阵列连接关系正确,而检查整体版图电路连接关系需要提供与版图对应的电路网表。步骤2中采用由版图反向提取设计用于检查的电路图，CCD器件的版图重复单元以阵列形式排列，像元本身连接关系只
考虑信号线输入，采用门级电路将CCD光敏单元表示出来。综上所述，在步骤2中，采用门级电路将CCD光敏单元表示出来，电路图如图3所示。
[0017]所述光敏单元包括8个电容，其中4个电容构成了多相输入信号在多晶硅上的连接关系，模拟电子转移时的流动过程；其余4个电容模拟了多晶硅与埋沟间构成的电容，这部分电容在电子转移时的流动中不体现连接关系，但是为了简化器件提取以及批量进行版图检查，这4个电容不可省略。
[0018]步骤3中，根据电容器件特性，由电路图和工艺层次的要求编写器件提取代码，其中多晶硅与多晶硅的交叠和多晶硅与埋沟的组合采用电容的上下极板表示，同时多晶硅与多晶硅交叠会产生电阻，或用电阻和电容在电路图中体现连接关系。器件提取的相关代码如图4所示。
[0019]步骤4中，基于目前业界CCD类型器件常用的工艺，按照Calibre公司提供的《Standard Verification Rule Format(SVRF) Manual》进行检查文件编写，LVS检查文件中包括器件提取部分展示的代码。
[0020]步骤5中，导出网表，运行LVS检查的方法为：在Virtuoso软件中将绘制的电路原理图导出成netlist网表，在Calibre
‑
nmLVS中匹配版图阵列GDS并运行LVS检查，对阵列区域进行检查；若电极连接顺序及电路关系正确，则通过；若电极连接顺序及电路关系错误，则反馈错误信息。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CCD图像传感器光敏阵列的LVS版图检查方法，所述CCD图像传感器光敏阵列由若干CCD类型器件的光敏单元按序排列构成，其特征在于，包括以下步骤：S1、按照工艺加工要求，完成光敏单元版图绘制，并按照电路设计要求，将光敏单元按照产品要求的像素排列进行布局，形成版图阵列；S2、根据工艺层次定义及电子流动方向，绘制版图阵列的电路原理图；S3、根据光敏单元的器件特性进行器件提取的代码编写；S4、根据代码编写完成LVS规则文件的编写；S5、对电路原理图的光敏单元阵列区域进行检查。2.根据权利要求1所述的CCD图像传感器光敏阵列的LVS版图检查方法，其特征在于，所述CCD类型器件的光敏单元包括多晶硅、埋沟和沟阻，其中多晶硅采用2至4层交叠排列；步骤S1中埋沟按照电子容量参数要求，选择一定的注入剂量进行磷注入，形成电子流动的通道；沟阻采用高浓度硼注入形成势垒，阻止电子流动。3.根据权利要求2所述的CCD图像传感器光敏阵列的LVS版图检查方法，其特征在于，步骤S2中采用由版图反向提取设计用于检查的电路图，CCD器件的版图重复单元以阵列形式排列，像元本身连接关系只考虑信号线输入，采用门级电路将CCD光敏单元表示出来。4.根据权利要求S3所述的CCD图像传感器光敏阵列的LVS版图检查方法，其特征在于，所述光敏单元包括若干个电...

【专利技术属性】
技术研发人员：段懿晨，刘庆飞，王丽丽，陈洁，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：