半导体存储器件制造技术

一种半导体存储器件包括：衬底；半导体图案，在所述衬底上在第一水平方向上延伸；位线，在所述衬底上在垂直于所述第一水平方向的第二水平方向上延伸，所述位线位于所述半导体图案的第一端；字线，在所述半导体图案的侧部在所述衬底上在垂直方向上延伸；电容器结构，位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，位于所述半导体图案的所述第二端和所述下电极之间，并且包括与所述半导体图案接触的成对的凸表面。对的凸表面。对的凸表面。

【技术实现步骤摘要】
半导体存储器件
[0001]相关申请的交叉引用
[0002]通过引用将于2020年9月11日在韩国知识产权局提交的并且题目为“Semiconductor Memory Devices”(半导体存储器件)的韩国专利申请No.10
‑
2020
‑
0117044的全部内容合并于此。


[0003]实施例涉及半导体存储器件。

技术介绍

[0004]随着电子产品变得越来越小、多功能和具有高性能，在高容量的半导体存储器件中，可以提高集成度以提供高容量的半导体存储器件。

技术实现思路

[0005]实施例可以通过提供一种半导体存储器件来实现，所述半导体存储器件包括：衬底；半导体图案，所述半导体图案在所述衬底上在第一水平方向上延伸；位线，所述位线在所述衬底上在第二水平方向上延伸，所述第二水平方向垂直于所述第一水平方向，所述位线位于所述半导体图案的第一端；字线，所述字线在所述衬底上在垂直方向上延伸，所述字线位于所述半导体图案的侧部；电容器结构，所述电容器结构位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，所述电容器接触层位于所述半导体图案的所述第二端和所述下电极之间，所述电容器接触层包括与所述半导体图案接触的成对的凸表面。
[0006]实施例可以通过提供一种半导体存储器件来实现，所述半导体存储器件包括：衬底；多个半导体图案，所述多个半导体图案在所述衬底上在第一水平方向上延伸，所述多个半导体图案在垂直方向上彼此间隔开；多条位线，所述多条位线在所述衬底上在第二水平方向上延伸，所述第二水平方向垂直于所述第一水平方向，所述多条位线在所述垂直方向上彼此间隔开并且位于所述多个半导体图案中的每一者的第一端；多条字线，所述多条字线在所述衬底上在所述垂直方向上延伸，所述多条字线位于所述多个半导体图案的侧部；电容器结构，所述电容器结构位于所述多个半导体图案中的每一者的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括在所述垂直方向上彼此间隔开的多个下电极；多个支撑层，所述多个支撑层位于所述多个下电极当中的两个相邻的下电极之间；以及多个电容器接触层，所述多个电容器接触层位于所述多个半导体图案中的每一者的所述第二端和所述多个下电极之间，其中，所述多个半导体图案中的每一者的所述第二端包括成对的凹陷部分。
[0007]实施例可以通过提供一种半导体存储器件来实现，所述半导体存储器件包括：衬底；多个半导体图案，所述多个半导体图案在所述衬底上在第一水平方向上延伸，所述多个
半导体图案在垂直方向上彼此间隔开；多条位线，所述多条位线在所述衬底上在第二水平方向上延伸，所述第二水平方向垂直于所述第一水平方向，所述多条位线在所述垂直方向上彼此间隔开并且位于所述多个半导体图案中的每一者的第一端；成对的栅电极，所述成对的栅电极位于所述衬底上并且在所述第二水平方向上彼此间隔开，所述成对的栅电极在所述垂直方向上延伸并且位于所述多个半导体图案的相对侧；电容器结构，所述电容器结构位于所述多个半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括在所述垂直方向上彼此间隔开的多个下电极；多个支撑层，所述多个支撑层在所述垂直方向上与所述多个下电极交替地设置；以及多个电容器接触层，所述多个电容器接触层位于所述多个半导体图案中的每一者的所述第二端和所述多个下电极之间，所述多个电容器接触层包括金属硅化物，其中，所述多个电容器接触层均包括与所述多个半导体图案接触的成对的凸表面。
附图说明
[0008]通过参照附图详细描述示例性实施例，特征对于本领域技术人员而言将是容易理解的，在附图中：
[0009]图1是根据实施例的半导体存储器件的单元阵列的等效电路图；
[0010]图2是根据实施例的半导体存储器件的透视图；
[0011]图3是沿着图2的线A1
‑
A1'和线A2
‑
A2'截取的截面图；
[0012]图4是沿着图2的线B1
‑
B1'截取的截面图；
[0013]图5是半导体存储器件的俯视图；
[0014]图6是图3的区域CX1的放大图；
[0015]图7是图5的区域CX2的放大图；
[0016]图8是根据实施例的半导体存储器件的截面图；
[0017]图9是图8的半导体存储器件的俯视图；
[0018]图10是根据实施例的半导体存储器件的截面图；
[0019]图11是根据实施例的半导体存储器件的截面图；
[0020]图12是根据实施例的半导体存储器件的截面图；
[0021]图13至图27B示出了根据实施例的制造半导体存储器件的方法中的各阶段。具体地，图13、图14A、图15A、图16A、图17A、图18A、图19A、图20A、图21、图22A、图23A、图24A、图25A、图26A和图27A是沿着图2的线A1
‑
A1'和线A2
‑
A2'截取的截面图。图14B、图15B、图16B、图17B、图18B、图19B、图20B、图22B、图23B、图24B、图25B、图26B和图27B是沿着图2的线B1
‑
B1'截取的截面图。图14C、图15C、图18C、图19C和图22C是半导体存储器件的俯视图。图19D和图19E是图19C的区域CX2的放大图。图22D、图22E和图22F是图22A的区域CX1的放大图。
具体实施方式
[0022]图1是根据实施例的半导体存储器件的单元阵列的等效电路图。
[0023]参照图1，半导体存储器件的单元阵列可以包括多个子单元阵列SCA。多个子单元阵列SCA可以在第一水平方向X上布置。
[0024]子单元阵列SCA可以包括多条位线BL、多条字线WL和多个单元晶体管CTR。一个单
元晶体管CTR可以位于一条字线WL和一条位线BL之间。
[0025]多条位线BL可以是位于衬底上并且与衬底间隔开的导电图案(例如，金属线)。多条位线BL可以在第二水平方向Y上延伸。一个子单元阵列SCA中的位线BL可以在垂直方向Z上彼此间隔开。
[0026]字线WL可以是在垂直方向Z上从衬底延伸的导电图案(例如，金属线)。一个子单元阵列SCA中的字线WL可以在第二水平方向Y上彼此间隔开。
[0027]单元晶体管CTR的栅极可以连接到字线WL，并且单元晶体管CTR的源极可以连接到位线BL。单元晶体管CTR可以连接到单元电容器CAP。单元晶体管CTR的漏极可以连接到单元电容器CAP的第一电极，并且单元电容器CAP的第二电极可以连接到接地互连件PP。
[0028]图2是根据实施例的半导体存储器件100的透视图。图3是沿着图2的线A1
‑
A1'和线A2
‑...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，所述半导体存储器件包括：衬底；半导体图案，所述半导体图案在所述衬底上在第一水平方向上延伸；位线，所述位线在所述衬底上在第二水平方向上延伸，所述第二水平方向垂直于所述第一水平方向，所述位线位于所述半导体图案的第一端；字线，所述字线在所述衬底上在垂直方向上延伸，所述字线位于所述半导体图案的侧部；电容器结构，所述电容器结构位于所述半导体图案的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括连接到所述半导体图案的下电极、与所述下电极间隔开的上电极以及位于所述下电极和所述上电极之间的电容器电介质层；以及电容器接触层，所述电容器接触层位于所述半导体图案的所述第二端和所述下电极之间，所述电容器接触层包括与所述半导体图案接触的成对的凸表面。2.根据权利要求1所述的半导体存储器件，其中：所述半导体图案的所述第二端包括成对的凹陷部分，并且所述成对的凹陷部分相对于平分所述半导体图案并且在所述第一水平方向上延伸的中心线彼此镜像对称。3.根据权利要求2所述的半导体存储器件，其中：所述成对的凸表面与所述成对的凹陷部分接触，并且相对于所述中心线彼此镜像对称，并且所述电容器接触层包括金属硅化物。4.根据权利要求1所述的半导体存储器件，其中：所述下电极包括在所述第二水平方向上彼此间隔开的成对的第一侧壁，并且所述成对的第一侧壁朝向所述下电极的中心向里凹入。5.根据权利要求1所述的半导体存储器件，其中：所述下电极包括在所述第二水平方向上彼此间隔开的成对的第一侧壁，并且所述成对的第一侧壁均包括多个弯曲部分。6.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括在所述第一水平方向上延伸并且在所述垂直方向上彼此间隔开的两个支撑层，其中，所述下电极位于所述两个支撑层之间。7.根据权利要求6所述的半导体存储器件，其中，所述下电极的顶表面与所述两个支撑层中的一个支撑层接触并且是平坦的。8.根据权利要求6所述的半导体存储器件，其中：所述下电极包括在所述第二水平方向上彼此间隔开的成对的第一侧壁，并且所述电容器电介质层沿着所述下电极的所述成对的第一侧壁和所述两个支撑层的侧壁延伸。9.根据权利要求1所述的半导体存储器件，其中：所述下电极具有在所述第一水平方向上的第一长度和在所述第二水平方向上的第一宽度，并且所述第一长度与所述第一宽度之比为5至400。
10.一种半导体存储器件，所述半导体存储器件包括：衬底；多个半导体图案，所述多个半导体图案在所述衬底上在第一水平方向上延伸，所述多个半导体图案在垂直方向上彼此间隔开；多条位线，所述多条位线在所述衬底上在第二水平方向上延伸，所述第二水平方向垂直于所述第一水平方向，所述多条位线在所述垂直方向上彼此间隔开并且位于所述多个半导体图案中的每一者的第一端；多条字线，所述多条字线在所述衬底上在所述垂直方向上延伸，所述多条字线位于所述多个半导体图案的侧部；电容器结构，所述电容器结构位于所述多个半导体图案中的每一者的在所述第一水平方向上与所述第一端相对的第二端，所述电容器结构包括在所述垂直方向上彼此间隔开的多个下电极；多个支撑层，每一个所述支撑层位于所述多个下电极当中的两个相邻的下电极之间；以及多个电容器接触层，所述多个电容器接触层位于所述多个半导体图案的所述第二端和所述多个下...

【专利技术属性】
技术研发人员：申硕浩，姜泰逵，姜秉茂，慎重赞，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：