半导体装置以及半导体装置的制造方法制造方法及图纸

提供制作(制造)简单，并且可靠性高的半导体装置和半导体装置的制造方法。半导体基板在n

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]本专利技术涉及半导体装置和半导体装置的制造方法。

技术介绍

[0002]以往，对于控制高电压和/或大电流的功率半导体装置，有例如双极型晶体管和/或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：具备由金属
‑
氧化膜
‑
半导体这三层结构构成的绝缘栅(MOS栅)的MOS型场效应晶体管)等多个种类，它们根据用途被区分使用。
[0003]例如，虽然双极型晶体管和IGBT与MOSFET相比电流密度高而能够大电流化，但是无法高速地开关。具体而言，双极型晶体管在数kHz程度的开关频率下的使用为极限，IGBT在数十kHz程度的开关频率下的使用为极限。另一方面，MOSFET虽然与双极型晶体管和IGBT相比电流密度低而难以大电流化，但是能够进行达到数MHz程度的高速开关动作。
[0004]另外，MOSFET与IGBT不同，在半导体基板(半导体芯片)的内部内置有由p型基区与n
‑
型漂移区的pn结形成的寄生二极管。因此，MOSFET在为逆变器用设备的情况下，能够将该寄生二极管用于作为用于使在自身流通的负荷电流换流的二极管(FWD：Free Wheeling Diode，续流二极管)的功能以及作为用于保护自身的续流二极管的功能。
[0005]虽然作为功率半导体装置的构成材料使用了硅(Si)，但是在市场上对兼备大电流和高速性的功率半导体装置的需求强烈，致力于IGBT和MOSFET的改良，目前开发已进展到几乎接近材料极限的程度。因此，从功率半导体装置的观点出发来探讨替代硅的半导体材料，碳化硅(SiC)作为能够制作(制造)低导通电压、高速特性、高温特性优异的下一代功率半导体装置的半导体材料而受到瞩目。
[0006]碳化硅是化学性质非常稳定的半导体材料，带隙宽至3eV，即使在高温下也能够作为半导体极其稳定地使用。另外，碳化硅的最大电场强度比硅大1个数量级以上，因此作为能够使导通电阻充分变小的半导体材料而受到期待。像这样的碳化硅的优点，不仅碳化硅有，带隙比硅宽的所有的半导体(以下，记为宽带隙半导体)也同样有。
[0007]另外，IGBT和MOSFET等MOS型半导体装置随着功率半导体装置的大电流化，与采用沿着半导体芯片的正面形成沟道(反转层)的平面栅结构的情况相比，采用沿着沟槽的侧壁在与半导体芯片的正面垂直的方向上形成沟道的沟槽栅结构的情况对成本有利。其理由是，沟槽栅结构能够使每单位面积的单位单元(元件的构成单位)密度增加，因此能够使每单位面积的电流密度增加。
[0008]与使每单位面积的电流密度增加的程度相应地，与单位单元的占有体积对应的温度上升率变高，因此为了实现提高放电效率和可靠性的稳定化，需要双面冷却结构。进一步地，提出了通过采用如下的高功能结构从而提高可靠性的功率半导体装置，该高功能结构在与成为进行功率半导体装置的主动作的主半导体元件的MOSFET同一个半导体基板，配置有电流感测部、温度感测部和过电压保护部等高功能部作为用于保护、控制该主半导体元件的电路部。
[0009]另外，在高耐压半导体装置中，不仅在形成有元件结构的有源区施加高电压，还在包围有源区的周围的边缘终端区施加高电压，在边缘终端区电场集中。半导体装置的耐压由半导体(漂移区)的杂质浓度、厚度和电场强度确定，由这些半导体固有的特点确定的破坏耐受量从有源区一直到边缘终端区都相等。因此，如果电场集中在边缘终端区，而在边缘终端区施加超过破坏耐受量的电负荷，则有可能在边缘终端区造成损坏，导致整个半导体装置的耐压由边缘终端区的耐压确定。
[0010]因此，通过在边缘终端区配置结终端(JTE：Junction Termination Extension，结终端扩展)结构和/或场限环(FLR：Field Limiting Ring)等耐压结构，而使边缘终端区的电场缓和或者分散，从而提高边缘终端区的耐压，来提高整个半导体装置的耐压的结构是公知的。另外，将与FLR接触的浮置的金属电极作为场板(FP：Field Plate)而配置于边缘终端区的结构是公知的。
[0011]对现有的碳化硅半导体装置的结构进行说明。图20是表示现有的碳化硅半导体装置的结构的截面图。图20所示的现有的半导体装置230是在由碳化硅构成的半导体基板(半导体芯片)210具备供主电流(漂移电流)流通的有源区201和包围有源区201的周围的边缘终端区202的沟槽栅结构的纵向型MOSFET。半导体基板210是在由碳化硅构成的n
+
型起始基板271上使n
‑
型外延层272和p型外延层273依次外延生长而成。
[0012]通过蚀刻除去p型外延层273的边缘终端区202的部分，在半导体基板210的正面，在边缘终端区202形成了台阶291。半导体基板210的正面以台阶291为边界，相对于内侧(芯片中央(半导体基板210的中央)侧)的第1面210a，在外侧(芯片端部(半导体基板210的端部)侧)的第2面210b向漏极电极252侧凹陷。通过该台阶291，p型外延层273在半导体基板210的正面(p型外延层273侧的主面)的中央侧残留为台面状。
[0013]半导体基板210的正面的第1面210a、第2面210b分别由p型外延层273和n
‑
型外延层272形成。在有源区201中，n
‑
型外延层272的在p型外延层273侧的表面区域，分别选择性地设置有n型电流扩散区233和第1p
+
型区域261、第2p
+
型区域262。另外，在有源区，在半导体基板210的正面的第1面210a的表面区域中在p型外延层273的内部，分别选择性地设置有n
+
型源极区235和p
++
型接触区236。
[0014]第2p
+
型区域262(262a)、p型基区234(234a)和p
++
型接触区236(236a)从有源区201起在有源区201与边缘终端区202之间的中间区域203延伸，并到达将半导体基板210的正面的第1面210a与第2面210b连接的第3面(台阶的台面边缘)210c。在边缘终端区202，在半导体基板210的正面的第2面210b的表面区域中，由选择性地设置于n
‑
型外延层272的内部的多个p
‑
型区域221和多个p
‑‑
型区域222构成空间调制型FLR 220。
[0015]空间调制型是指越靠向外侧，越使每单位面积的p型杂质浓度阶梯性地降低的结构。具体而言，多个p
‑
型区域221彼此分离地配置，以同心状包围比最内侧的p
‑
型区域221靠近内侧的部分。越是配置于外侧的p<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具有供主电流流通的有源区和包围所述有源区的周围的终端区，所述半导体装置具备：半导体基板，其包括带隙比硅的带隙宽的半导体；第1导电型的第1半导体区域，其设置于所述半导体基板的内部；第2导电型的第2半导体区域，其在所述有源区中设置于所述半导体基板的第1主面与所述第1半导体区域之间；预定的元件结构，其在所述有源区中由所述第2半导体区域与所述第1半导体区域的pn结形成；第1电极，其与所述第2半导体区域电连接；第2电极，其设置于所述半导体基板的第2主面；以及第2导电型耐压区，其在所述终端区中的所述半导体基板的第1主面与所述第1半导体区域之间，与所述元件结构分离，并且以包围所述有源区的周围的同心状彼此分离地设置有多个，所述半导体基板的第1主面从所述有源区直到所述终端区是平坦面，所述半导体基板具有形成所述半导体基板的第1主面的第1导电型外延层，所述第2半导体区域和所述第2导电型耐压区是将预定导电型的杂质导入到所述第1导电型外延层而成的扩散区，所述第1半导体区域是所述第1导电型外延层的除了所述扩散区以外的部分，并且所述第1半导体区域在彼此相邻的所述第2导电型耐压区之间到达所述半导体基板的第1主面。2.根据权利要求1所述的半导体装置，其特征在于，多个所述第2导电型耐压区分别具有在深度方向上邻接的多个第2导电型区域。3.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体装置还具备第1导电型区域，所述第1导电型区域在所述终端区中设置于所述第1半导体区域的内部，与多个所述第2导电型耐压区接触并且杂质浓度高于所述第1半导体区域的杂质浓度。4.根据权利要求2所述的半导体装置，其特征在于，在深度方向上邻接的多个所述第2导电型区域彼此的法线方向的位置互相错开0.05μm以上且0.3μm以下。5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，在深度方向上邻接的多个所述第2导电型区域之中，至少一个所述第2导电型区域的法线方向上的宽度与其他所述第2导电型区域的法线方向上的宽度不同。6.根据权利要求2～4中任一项所述的半导体装置，其特征在于，在深度方向上邻接的多个所述第2导电型区域之中，至少一个所述第2导电型区域的杂质浓度与其他所述第2导电型区域的杂质浓度不同。7.根据权利要求2～4中任一项所述的半导体装置，其特征在于，在所述终端区，在深度方向上邻接地设置有三个以上的所述第2导电型区域，在深度方向上邻接的三个以上的所述第2导电型区域之中，处于所述第2导电型耐压区的深度方向的中央部分的所述第2导电型区域的杂质浓度低于其他所述第2导电型区域的杂质浓度。8.根据权利要求2～4中任一项所述的半导体装置，其特征在于，所述元件结构还具备：第1导电型的第3半导体区域，其选择性地设置于所述半导体基板的第1主面与所述第2
半导体区域之间；沟槽，其贯通所述第3半导体区域和所述第2半导体区域而到达所述第1半导体区域；栅极电极，其隔着栅极绝缘膜设置于所述沟槽的内部；第2导电型的第4半导体区域，其在所述半导体基板的第1主面与所述第2半导体区域之间，选择性地设置于比所述第3半导体区域距离所述沟槽更远的位置，并且杂质浓度高于所述第2半导体区域的杂质浓度；以及第2导电型高浓度区域，其选择性地设置于所述第1半导体区域的内部，位于比所述沟槽的底面靠近所述半导体基板的第2主面侧，并且杂质浓度高于所述第2半导体区域的杂质浓度，在所述终端区，在深度方向上邻接地设置有三个所述第2导电型区域，在深度方向上邻接的三个所述第2导电型区域之中：最接近所述半导体基板的第1主面的所述第2导电型区域具有与所述第...

【专利技术属性】
技术研发人员：星保幸，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：