在工件上电镀金属的装置和方法制造方法及图纸

本发明专利技术使用了一种新的方法来形成工件的铜镀层。按照本发明专利技术，使用一碱性电镀液（３５）来在种层（３０）上电镀铜、直接在一阻挡层上电镀铜、或强化已经用ＰＶＤ等法沉积在阻挡层上的超薄铜种层。所获得的铜层是优良的共形铜镀层，填充了工件中的沟槽、转接电路和其他微结构。用于强化种层时，所获得的铜种层是优良的共形铜镀层，它允许微结构用均匀性优良的铜镀层使用电化学沉积技术填充。另外，按照所公开的方法电镀的铜层显示出低的薄层电阻，并可在低温下退火。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
在微电子器件的制造中，整个制造过程中涂镀一个或多个导电层常是一个重要步骤。导电层可用在单个微电子元件如读／写头的制作中，但更为经常地用于互连形成于工件如半导体工件上的元件。例如，用这样的结构互连集成电路的各器件。对本说明使用的某些术语的基本了解，将有助于理解本专利技术公开的主要内容。为此，下面列出在本专利技术中使用的某些术语的基本定义。单导电层定义为基片外工件的复合层。该复合层包括一个或多个金属结构。基片定义为基底材料层，在其上沉积一或多层导电层。例如基片可以是半导体晶片、陶瓷块等。工件定义为至少包括一个基片的物体，并可包括设在基片上的其它材料层或制造元件，如一个或多个导电层。集成电路是一个在半导体材料内和半导体表面上覆盖的绝缘材料内形成的相互连接的器件群。可在半导体内形成的器件包括MOS晶体管、双极型晶体管、二极管和扩散电阻。可在绝缘材料内形成的器件包括薄膜电阻和电容。一般来说，在一个8英寸直径的硅晶片上排列100个以上的集成电路小片(IC芯片)。在每个小片中用的器件由在绝缘材料内形成的导电电路互连。一般来说，用作互连的是两层或多层导电电路，由绝缘层分开相邻层。在目前的作法中，一般分别用铝合金和氧化硅作导体和绝缘材料。在单个小片上器件之间电信号传播的延迟限制了集成电路的性能。更具体地是，这些延迟限制集成电路可处理这些电信号的速度。较大的传播延迟降低集成电路可处理电信号的速度，而较小的延迟增加这个速度。因此，集成电路制造商寻求减小传播延迟的方法。对每个互连电路，信号传播延迟的特性可用时间延迟τ表示。参见E．H．Stevens撰写的“互连技术(Interconnect Technology)”，QMC公司，1993年7月。下面给出涉及一个集成电路上晶体管间信号传输的时间延迟τ的近似表达式。τ=RC在此方程式中，R和C分别是互连电路的等效电阻和电容，而ISAT和VSAT分别是向互连电路供信号的晶体管的饱和(最大)电流和电流饱和开始时的漏极-源极电位。电路电阻与导电材料的电阻率ρ成正比。电路电容与绝缘材料的相对介电常数Ke成比例。小的τ值要求互连线输送的电流密度大到足以使VSAT／RISAT的比值小。因此随之而来的是，在制造高性能的集成电路中必须用可输送高电流密度的低ρ导体和低Ke的绝缘材料。为了满足上述标准，在低Ke的绝缘材料中的铜互连线，作为最好的互连结构，可能代替在氧化硅绝缘材料中的铝合金线。见“铜成为主流低k值随之而来(Copper Goes MaistreamLow-k to Follow)”，国际半导体(Seiconductor International)，1997年11月，页67-70。铜膜的电阻率范围是1．7-2．0μΩcm；铝合金膜的电阻率范围是3．0-3．5μΩcm。尽管铜有优越的性能，但它并未象人们所期待的那样广泛地用作互连材料。这至少部分地是由于沉积镀铜导电层的困难，并且还由于需要存在阻挡层材料。铜倾向于扩散到硅结中，并改变在基片中形成的半导体器件的电特性，因而造成需要阻挡层。在沉积铜层前，例如由氮化钛、氮化钽等制造的阻挡层必须覆盖在硅结和任何隔离层上，以防这种扩散。近年来开发了向半导体工件上镀铜导电层的多个方法。一个方法是化学气相沉积(CVD)，其中由气相的铜化合物的热分解和／或反应，在阻挡层的表面上形成一个薄铜膜。CVD方法能在各种布局外形上产生共形的铜覆层，但是，这种方法在用于形成一个整个导电层时是昂贵的。另一个已知技术是物理气相沉积(PVD)，与CVD相比，PVD已经能使铜沉积在阻挡层上具有较好的附着力。但PVD法的一个缺点是，在用于半导体工件的表面中的微型结构，如转接电路和沟槽上的填充时，它们会造成不良(不共形)的台阶覆层。例如，在半导体器件中，这样的不共形覆层在底部，特别是在沟槽的侧壁上几乎不产生铜的沉积。附图说明图1示出用PVD法在沟槽内产生的铜镀层，不足以形成在一个导电层平面内的互连线。如图所示，在沟槽的下部内沉积上足够量的铜前，沟槽的上部实际上被“夹堵”。这产生一个开放的空穴区，它严重地影响导电线实现所设计输送电信号的能力。业已发现铜的电化学沉积是形成铜导电层的最经济有效的方式。除了经济上可行外，这种沉积技术提供基本共形的铜膜，它在机械上和电学上适合于互连结构。但是，这些技术一般仅适用于向导电层涂镀铜。因此，一般在进行电化学沉积处理前，向工件涂镀基底导电种层。迄今，在阻挡层材料上电镀铜的技术尚未达到可大量生产的程度。本专利技术人认为，有必要提供铜导电层处理技术，它第一，提供与阻挡层有足够附着力的共形铜覆层；第二，具有足够的沉积速度；及第三，大量生产可行。下述本专利技术的装置和方法满足了这些要求。专利技术的技术方案本专利技术对工件，如半导体工件的铜导电层提供了一种新型方法。根据本专利技术，使用一碱性电解铜镀液在一个种层上电镀铜，在阻挡层材料上直接电镀铜，或将用PVD等沉积法在阻挡层上已沉积的超薄铜种层强化。产生的铜层提供填充工件中沟槽、转接电路和其它微形结构的良好共形铜覆层。在用于种层强化时，最终的铜种层提供一种优良的共形铜覆层，它使微型结构通过使用电化学沉积技术，填充十分均匀的铜层。而且，以本公开的方式电镀的铜层显示出低的薄层电阻，并可在低温下退火。如上所述，本公开的方法可应用于在工件中制造导电层用的广泛工序范围内。例如，工件可以是经处理形成集成电路或其它微电子器件的半导体工件。所介绍的强化种层的方法，对本公开的专利技术适用性没有限制。本说明书也说明了一种向在表面上有阻挡层的工件涂镀导电层互连结构的方法。这个方法包括在阻挡层上形成一个超薄金属种层，超薄种层的厚度小于或等于约500埃，并可由能起到随后金属沉积的种层作用的任何材料形成。例如，这样的金属包括铜、铜合金、铝、铝合金、镍、镍合金等。然后，通过在一个单独的沉积步骤中在其上镀以附加金属，强化超薄种层，形成一个适于在主金属沉积中用的强化的种层。强化的种层在工件内分布的基本所有凹结构侧壁上各点的厚度，等于或大于在工件外分布表面上标定种层厚度的约10％。根据本方法的一个具体实施例，形成了一种含铜的导电互连结构。为此，通过使半导体工件进行一种电化学沉积镀处理强化一个超薄种层，在此处理中，使用有络合剂的碱性镀液。该铜络合剂可以是从由EDTA、ED、和柠檬酸等多羧酸或它们的盐等组成的一组络合剂中选出的至少一种。也说明了适于覆层镀、凹入微结构填充镀和种层强化镀的各种镀液的成份。种层强化电镀铜的一种优选溶液包括硫酸铜、硼酸和一种络合剂。该络合剂最好选自EDTA、ED、和柠檬酸等的多羧酸组成的一组物质之中。这个溶液也适于覆层镀和凹入微结构填充镀。还说明了改善最终铜膜电阻率的镀液。这镀液最好包括硫酸铜、硫酸铵和乙二醇。该镀液也适于覆层镀和凹入微结构填充镀。附图简述图1是示意完全由PVD法形成的铜互连线剖面图；图2A-2E是示意根椐本专利技术的一个实施例涂镀各种材料层的通过半导体工件的剖面图；图3是说明适于强化一个超薄种层的器件的示意图；图4A是示意用如柠檬酸等的多羧酸作为络合剂的镀液的电流-电位曲线图；图4B是示意用EDTA，一种含胺镀液作为络合剂的一种镀液的电流-电位曲线图；图4C是用带硫酸铵和不带硫酸铵的镀液所镀的铜膜其薄膜电阻随退火温本文档来自技高网...

【技术保护点】
一种向工件涂镀金属结构的方法，包括步骤：用一种电镀液向工件的表面电镀一铜层，其中所述电镀液包括硫酸铜、硫酸铵、一种络合剂和乙二醇。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈林林，
申请(专利权)人：塞米图尔公司，
类型：发明
国别省市：US[美国]