一种Doherty功率放大电路制造技术

一种Doherty功率放大电路，工作在28GHz Doherty PA电路，该功率放大电路包括：输入匹配功率分电路和由双堆叠的晶体管的cascode电路组成的主、辅PA与输出匹配的合成器电路。输入匹配功率分电路，通过第一电感L1、第一电容C1和第四电感L4、第四电容C4无源元件构成的滤波，通过输入负载匹配，进行功率分配。双堆叠的cascode电路使用集总元件将主、辅PA电路组合，主、辅PA都采用双堆叠的cascode电路结构；通过调节VG1/VG1'和VG2/VG2'偏置电压的不同来控制主、辅PA的工作。辅PA的工作。辅PA的工作。

【技术实现步骤摘要】
一种Doherty功率放大电路


[0001]本专利技术属于无线通信领域中的毫米波射频芯片集成电路
，特别涉及一种高可靠、高性能的功率放大电路。

技术介绍

[0002]功率放大器(Power Amplifiers，PA)广泛应用于5G无线通信技术、雷达、电子战、导航等民用和军用领域，射频功率放大器是这些系统的核心部分。其中，低功耗、高效能、小体积的PA变得至关重要。PA作为射频发射机中消耗功耗最大的一部分，降低功率放大器的功耗也是关键的一步。提高PA的效率，直接决定了射频前端的系统功率的损耗。近年来，高集成度，小体积化，一直是技术研究的热门，对于功率合成器，一般要用到四分之一波长传输线，但这不利于于集成，而且传输线还会产生损耗。现有的Doherty架构技术，主功率放大器的输出功率较大，而辅助功率放大器的输出功率相对较小，这两个放大器被设计为当输入信号功率很低时，主功率放大器工作，辅助功率放大器不工作；当输入信号功率增加到一定程度时，辅助功率放大器输出一定的功率，用来补偿主功率放大器的增益压缩，而且随着输入功率的提高，辅助放大器的输出功率也逐渐增加。当两个功率放大器的输出功率合成后，得到一个近似线性化的输出功率。采用Doherty技术可以提高功率放大器的平均效率，并且在一定程度上可以提高功率放大器的线性度。如今，采用LC集总元件的合成器已经在45nm CMOS SOI工艺中运用，体积得到了改善，功率放大器的线性度也得到了适当的提高。
[0003]但是，现有技术的改善措施，存在以下技术问题：1、现在很多的功率合成器采用微带线进行设计，不利于集成，面积大等问题。传统的合成器较优化的合成器具有高的损耗。2、因为现有的电路具有较低的线性度，附加峰值效率也比较低，所以不利于射频收发机系统前端电路，会造成大的损耗高。

技术实现思路

[0004]专利技术目的：
[0005]本专利技术针对现有电路技术的上述足：面积大、不利于集成、线性度低、峰值效率低、损耗高等特点，需设计开发出高性能、线性度的PA电路，具有高增益、成本低和便于集成的电路。
[0006]技术方案：
[0007]一种Doherty功率放大电路，工作在28GHz的Doherty PA电路，该功率放大电路包括：输入匹配功率分电路和由双堆叠的晶体管的共源共栅cascode电路组成的主、辅PA与输出匹配的合成器电路。
[0008]输入匹配功率分电路，通过第一电感L1、第一电容C1和第四电感L4、第四电容C4无源元件构成的滤波，通过输入负载匹配，进行功率分配。
[0009]双堆叠晶体管的cascode电路使用集总元件将主、辅PA电路组合，主、辅PA都采用双堆叠晶体管的cascode电路结构；通过调节VG1/VG1'和VG2/VG2'偏置电压的不同来控制
主、辅PA的工作，实现Doherty技术，从而提高整体的线性度，提高相对于最大输出功率回退效率。
[0010]合成器电路，使用集总元件网络，优化了传统集总元件网络的合成器，提出了新的功率合成器。
[0011]所述DohertyPA电路包括：第一NMOS管M1、第二NMOS管M2、第一NMOS管M1'、第二NMOS管M2'、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、电容Cr、电容Cg、电容Cr'、电容Cg'，第一电感L1、第二电感L2、电三电感L3、第四电感L4、第五电感L5、第六电感L6，第一电阻R1、第二电阻R2、第一电阻R1'、第二电阻R2'；
[0012]第一电容C1的正极板与第一电感L1的一端相连，并连接主PA的IN，第四电感L1的另一端接地，第一电容C1的负极板和第四电容C4的负极板与输入RFIN相连，RFIN匹配50Ω电阻；第四电容C4的正极板与第四电感L4的一端相连，并连接辅PA的IN，第四电感L4的另一端接地。
[0013]所述主PA的OUT与第二电感L2的一端和第三电感L3的一端相连，第三电感L3的另一端接第一电压VDD1，第二电感L2的另一端和第二电容C2的正极板与第三电容C3的正极板相连，第三电容C3的负极板接地，第二电容C2的负极板与第五电容C5的负极板和输出RFOUT相连，RFOUT匹配50Ω电阻；第五电容C5的正极板与第六电容C6的正极板和第五电感L5的一端相连，第六电容C6的负极板接地，第五电感L5的另一端与第六电感L6的一端相连，并且连接辅PA的OUT，第六电感L6的另一端接第二电压VDD2。
[0014]主PA的连接为：所述电路主PA的第一NMOS管M1的栅极通过电阻R1一端连接电容Cr正极板，最后连接由LC集总元件所组成的输入匹配电路，完成功率放大器输入端的匹配。第二NMOS管M2的栅极并不是直接接地，而是通过连接第二电阻R2的一端，然后连接电容Cg正极板后接地，减小了栅极电压的摆动。其中VG1和VG2分别连接第一电阻R1、第二电阻R2的另一端，作为偏置电压输入端。
[0015]辅PA的连接为：所述电路辅PA的第一NMOS管M1'的栅极通过电阻R1'一端连接电容Cr'正极板，最后连接由LC集总元件所组成的输入匹配电路，完成功率放大器输入端的匹配。第二NMOS管M2'的栅极并不是直接接地，而是通过连接第二电阻R2'的一端，然后连接电容Cg'正极板后接地，减小了栅极电压的摆动。其中VG1'和VG2'分别连接第一电阻R1'、第二电阻R2'的另一端，作为偏置电压输入端。
[0016]所述主、辅PA的第一NMOS管M1/M1'源极连地，第一NMOS管M1/M1'的漏极与第二NMOS管M2/M2'的源连接，第二NMOS管M2/M2'的漏极分别输出连接合成器的两个输入端，通过输出匹配合成电路，进行功率合成。
[0017]所述双堆叠的晶体管驱动电路，第一NMOS管M1/M1'的栅与第一电阻R1的一端、Cr/Cr'电容的正极板相连，Cr/Cr'电容的负极板连接输入IN，第一NMOS管M1/M1'的源极接地，第一NMOS管M1的漏极与第二NMOS管M2/M2'的源极相连，第二NMOS管M2/M2'的栅与第二电阻R2的一端、Cg/Cg'电容的正极板相连，Cg/Cg'电容的负极板接地，第二NMOS管M2/M2'的漏极连接输出OUT。
[0018]主、辅PA内部电路的IN连接Doherty PA的输入分配电路的两端，M2/M2'的漏极OUT分别连接输出合成电路的输入两端。
[0019]优点及效果：
[0020]整个电路采用双堆叠的MOS管驱动，第一NMOS管M1/M1'的栅极接电容，降低了电压的摆幅。通过偏置电压VG1/VG1'和VG2/VG2'来控制主、辅PA工作状态，从而提高了整体的线性度，采用LC集总元件对输入功率分配电路的设计，输出合成器电路的匹配设计，代替了传统微带线的设计，大大提高了电路芯片的集成度，也有益于芯片面积的减小。
[0021]利用集总元件网络对输入分配电路和输出合成电路的设计，减小了损耗，同时也方便电路的集成，面积也有所减小。采用双本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Doherty功率放大电路，其特征在于：工作在28GHz的Doherty功率放大器电路，该功率放大器电路包括：输入匹配功率分电路和由双堆叠晶体管的共源共栅电路组成的主、辅PA与输出匹配的合成器电路；输入匹配功率分电路，通过第一电感L1、第一电容C1和第四电感L4、第四电容C4无源元件构成的滤波，通过输入负载匹配，进行功率分配；双堆叠晶体管的cascode电路使用集总元件将主、辅PA电路组合，主、辅PA都采用双堆叠晶体管的cascode电路结构；通过调节VG1/VG1'和VG2/VG2'偏置电压的不同来控制主、辅PA的工作。2.根据权利要求1所述的Doherty功率放大电路，其特征在于：所述Doherty PA电路包括：第一NMOS管M1、第二NMOS管M2、第一NMOS管M1'、第二NMOS管M2'、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、电容Cr、电容Cg、电容Cr'、电容Cg'，第一电感L1、第二电感L2、电三电感L3、第四电感L4、第五电感L5、第六电感L6、第一电阻R1、第二电阻R2、第一电阻R1'、第二电阻R2'；第一电容C1的正极板与第一电感L1的一端相连，并连接主PA的IN，第...

【专利技术属性】
技术研发人员：任建，郭国发，郑艳娜，陈华翰，
申请(专利权)人：沈阳工业大学，
类型：发明
国别省市：