电路板结构及其制作方法技术

本发明专利技术提供一种电路板结构及其制作方法。电路板结构包括至少两子电路板以及至少一连接件。每一子电路板包括多个载板单元。连接件连接于子电路板之间，而于子电路板之间定义出多个应力释放间隙。本发明专利技术的电路板结构，可在回焊期间避免或减少产生翘曲，且可提高表面黏着技术组件的组装良率。着技术组件的组装良率。着技术组件的组装良率。

【技术实现步骤摘要】
电路板结构及其制作方法


[0001]本专利技术涉及一种电路板结构及其制作方法，尤其涉及一种可避免在回焊期间产生翘曲的电路板结构及其制作方法。

技术介绍

[0002]发光二极管的选择和放置与电路板上的铜接触垫的平坦度有关。若电路板上的铜接触垫的平坦度不佳，则会降低接合良率，导致良率损失。再者，回焊温度及电路板的尺寸也会影响接合良率。当回焊温度较高时，较大面积尺寸的电路板因应力无法释放，而会发生较大的翘曲，进而降低电路板的组装良率。若为了避免大尺寸面积的电路板产生翘曲，而将电路板裁切成小面积尺寸的电路板，则会减少表面黏着技术(surface mounting technology,SMT)组件的产能(assembly throughput)，且也会增加发光二极管组装至显示器上的制作步骤。

技术实现思路

[0003]本专利技术是针对一种电路板结构，可在回焊期间避免或减少产生翘曲，且可提高表面黏着技术(SMT)组件的组装良率。
[0004]本专利技术还针对一种电路板结构的制作方法，用以制作上述的电路板结构。
[0005]根据本专利技术的实施例，电路板结构，其包括至少两子电路板以及至少一连接件。每一子电路板包括多个载板单元。连接件连接于子电路板之间，而于子电路板之间定义出多个应力释放间隙。
[0006]在根据本专利技术的实施例的电路板结构中，上述的每一应力释放间隙为贯孔。
[0007]在根据本专利技术的实施例的电路板结构中，上述的每一载板单元包括核心基材、多个导电胶块、第一线路层以及第二线路层。核心基材具有彼此相对的上表面与下表面以及贯穿核心基材且连接上表面与下表面的多个通孔。导电胶块分别配置于核心基材的通孔内。第一线路层配置于核心基材的上表面上，且覆盖上表面与每一导电胶块的顶表面。第二线路层配置于核心基材的下表面上，且覆盖下表面与每一导电胶块的底表面。
[0008]在根据本专利技术的实施例的电路板结构中，上述的每一载板单元还包括第一防焊层以及第二防焊层。第一防焊层配置于第一线路层所暴露出的部分上表面上，且延伸覆盖部分第一线路层上，并暴露出部分第一线路层。第二防焊层配置于第二线路层所暴露出的部分下表面上，且延伸覆盖部分第二线路层上，并暴露出部分第二线路层。
[0009]在根据本专利技术的实施例的电路板结构中，上述的每一载板单元还包括第一表面处理层以及第二表面处理层。第一表面处理层配置于第一防焊层所暴露出的第一线路层上。第二表面处理层配置于第二防焊层所暴露出的第二线路层上。
[0010]在根据本专利技术的实施例的电路板结构中，上述的至少一连接件包括多个连接件，且连接件位于同一轴线上。
[0011]在根据本专利技术的实施例的电路板结构中，上述的至少一连接件包括多个第一连接
件以及多个第二连接件。第一连接件位于第一轴线上，而第二连接件位于第二轴线上，且第一轴线垂直于第二轴线。
[0012]根据本专利技术的实施例，电路板结构的制作方法其包括以下步骤。提供电路基板，电路基板上形成有多个载板单元。形成多个应力释放间隙于电路基板上，而将电路基板区分为至少两子电路板以及至少一连接件。连接件连接于子电路板之间，且子电路板包括载板单元。
[0013]在根据本专利技术的实施例的电路板结构的制作方法中，上述的形成应力释放间隙于电路基板上的步骤包括形成多个贯孔于电路基板上。
[0014]在根据本专利技术的实施例的电路板结构的制作方法中，上述的形成每一载板单元的步骤包括：提供核心基材，核心基材具有彼此相对的上表面与下表面以及贯穿核心基材且连接上表面与下表面的多个通孔，其中核心基材处于B阶段(B
‑
stage)状态。填充多个导电胶块于核心基材的通孔内，其中导电胶块突出于上表面与下表面。以压合、固化及图案化的方式分别形成第一线路层与第二线路层于核心基材上。核心基材由B阶段状态转变成C阶段(C
‑
stage)状态。第一线路层配置于核心基材的上表面上，且覆盖上表面与每一导电胶块的顶表面，而第二线路层配置于核心基材的下表面上，且覆盖下表面与每一导电胶块的底表面。
[0015]基于上述，在本专利技术的电路板结构的设计中，连接于子电路板之间的连接件可与子电路板定义出应力释放间隙，藉此可释放于回焊期间电路板结构所产生的应力。因此，本专利技术的电路板结构可避免或减少产生翘曲，进而可提高表面黏着技术(SMT)组件组装于其上的组装良率。
附图说明
[0016]图1A是依照本专利技术的一实施例的一种电路板结构的示意图；
[0017]图1B是图1A中一个载板单元的剖面示意图；
[0018]图2是依照本专利技术的另一实施例的一种电路板结构的示意图；
[0019]图3是图1A的电路板结构接合至电路母板且芯片配置于电路板结构上的剖面示意图。
[0020]附图标记说明
[0021]10:电路母板；
[0022]20:芯片；
[0023]30:第一凸块；
[0024]40:第二凸块；
[0025]100a、100b:电路板结构；
[0026]110、110
’
:电路基板；
[0027]110a、110b、110c、110d:子电路板；
[0028]111、113:侧壁；
[0029]120:连接件；
[0030]120a:第一连接件；
[0031]120b:第二连接件；
[0032]210:核心基材；
[0033]212:上表面；
[0034]214:下表面；
[0035]216:通孔；
[0036]220:导电胶块；
[0037]222:顶表面；
[0038]224:底表面；
[0039]230:第一线路层；
[0040]240:第二线路层；
[0041]250:第一防焊层；
[0042]260:第二防焊层；
[0043]270:第一表面处理层；
[0044]280:第二表面处理层；
[0045]G、G1、G2:应力释放间隙；
[0046]U:载板单元；
[0047]X:轴线；
[0048]X1:第一轴线；
[0049]X2:第二轴线。
具体实施方式
[0050]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0051]图1A是依照本专利技术的一实施例的一种电路板结构的示意图。图1B是图1A中一个载板单元的剖面示意图。请先参考图1A，在本实施例中，电路板结构100a包括至少两子电路板(示意地示出两个子电路板110a、110b)以及至少一连接件(示意地示出三个连接件120)。每一子电路板110a、110b包括多个载板单元U。连接件120连接于子电路板110a、110b之间，而于子电路板110a、110b之间定义出多个应力释放间隙(示意地示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板结构，其特征在于，包括：至少两子电路板，所述至少两子电路板中的每一个包括多个载板单元；以及至少一连接件，连接于所述至少两子电路板之间，而于所述至少两子电路板之间定义出多个应力释放间隙。2.根据权利要求1所述的电路板结构，其特征在于，所述多个应力释放间隙中的每一个为贯孔。3.根据权利要求1所述的电路板结构，其特征在于，所述多个载板单元中的每一个包括：核心基材，具有彼此相对的上表面与下表面以及贯穿所述核心基材且连接所述上表面与所述下表面的多个通孔；多个导电胶块，分别配置于所述核心基材的所述多个通孔内；第一线路层，配置于所述核心基材的所述上表面上，且覆盖所述上表面与所述多个导电胶块中的每一个的顶表面；以及第二线路层，配置于所述核心基材的所述下表面上，且覆盖所述下表面与所述多个导电胶块中的每一个的底表面。4.根据权利要求3所述的电路板结构，其特征在于，所述多个载板单元中的每一个还包括:第一防焊层，配置于所述第一线路层所暴露出的部分所述上表面上，且延伸覆盖部分所述第一线路层上，并暴露出部分所述第一线路层；以及第二防焊层，配置于所述第二线路层所暴露出的部分所述下表面上，且延伸覆盖部分所述第二线路层上，并暴露出部分所述第二线路层。5.根据权利要求4所述的电路板结构，其特征在于，所述多个载板单元中的每一个还包括：第一表面处理层，配置于所述第一防焊层所暴露出的所述第一线路层上；以及第二表面处理层，配置于所述第二防焊层所暴露出的所述第二线路层上。6.根据权利要求1所述的电路板结构，其特征在于，所述至少一连接件包括多个连接件，且所述多个连接件位...

【专利技术属性】
技术研发人员：曾子章，李少谦，刘汉诚，郑振华，谭瑞敏，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：