【技术实现步骤摘要】
三维存储器及其制备方法、电子设备
[0001]本申请属于半导体
，具体涉及三维存储器及其制备方法、电子设备。
技术介绍
[0002]由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。但随着三维存储器的存储结构层数的持续增加，存储密度和互连密度持续增加，制备的存储结构中的各结构之间的精确对准和覆盖(overlay)控制变的十分越来越难，由于难以对准和覆盖所带来的电路短路、质量隐患及产量损失一直难以解决。
技术实现思路
[0003]鉴于此，本申请第一方面提供了一种三维存储器，包括：
[0004]衬底；
[0005]台阶结构，设于所述衬底上；
[0006]电连接层，内嵌于所述台阶结构，且所述电连接层的延伸方向与所述衬底的延伸方向相同；
[0007]第一沟道结构，贯穿所述电连接层靠近所述衬底一侧的所述台阶结构，所述第一沟道结构的一端连接所述电连接层，另一端连接所述衬底；以及>[0008]第二沟本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种三维存储器，其特征在于，包括：衬底；台阶结构，设于所述衬底上；电连接层，内嵌于所述台阶结构，且所述电连接层的延伸方向与所述衬底的延伸方向相同；第一沟道结构，贯穿位于所述电连接层靠近所述衬底一侧的所述台阶结构，所述第一沟道结构的一端连接所述电连接层，另一端连接所述衬底；以及第二沟道结构，贯穿位于所述电连接层背离所述衬底一侧的所述台阶结构，且所述第二沟道结构连接所述电连接层。2.如权利要求1所述的三维存储器，其特征在于，所述台阶结构包括第一子台阶结构和第二子台阶结构，所述第一子台阶结构设于所述衬底上，所述第一子台阶结构包括阶梯部和平坦部，所述电连接层设于所述平坦部上，所述第二子台阶结构设于所述平坦部上并覆盖至少部分所述电连接层，所述第一沟道结构贯穿所述第一子台阶结构，所述第二沟道结构贯穿所述第二子台阶结构。3.如权利要求2所述的三维存储器，其特征在于，所述第一子台阶结构和所述第二子台阶结构的台阶数量相同。4.如权利要求1所述的三维存储器，其特征在于，所述第一沟道结构在所述衬底上的正投影与所述第二沟道结构在所述衬底上的正投影至少部分重叠或间隔设置。5.如权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括栅缝结构，所述栅缝结构贯穿所述台阶结构；所述台阶结构具有台阶区与存储区，所述存储区包括第一子存储区与第二子存储区，至少部分所述电连接层和所述第二沟道结构位于所述第一子存储区，所述栅缝结构位于所述第二子存储区。6.如权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括第一插塞，所述第一插塞设于所述第一沟道结构远离所述衬底的一侧并连接所述电连接层。7.如权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括平坦层，所述平坦层覆盖所述台阶结构，所述台阶结构包括台阶区与存储区；所述三维存储器还包括接触件和连接件，所述接触件贯穿所述平坦层并连接所述台阶区，所述连接件贯穿所述平坦层并连接所述第二沟道结构。8.如权利要求7所述的三维存储器，其特征在于，所述三维存储器还包括第二插塞，所述第二插塞设于所述第二沟道结构远离所述衬底的一侧并连接所述连接件。9.如权利要求1所述的三维存储器，其特征在于，所述第一沟道结构包括第一子沟道结构与第二子沟道结构，所述第一子沟道结构相较于第二子沟道结构靠近所述电连接层，所述第一子沟道结构连接所述电连接层，所述第二子沟道结构凸出于所述衬底；其中，所述第一子沟道结构包括沟道层、以及设于所述沟道层周缘的存储器层，所述第二子沟道结构包括所述沟道层。10.一种电子设备，其特征在于，所述电子设备包括处理器和如权利要求1
‑
9任一项所述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。11.一种三维存储器的制备方法，其特征在于，包括：提供衬底；
在所述衬底上形成台阶结构、并形成电连接层、第一沟道结构、及第二沟道结构；其中，所述台阶结构内嵌于所述台阶结构，且所述电连接层的延伸方向与所述衬底的延伸方向相同，所述第一沟道结构贯穿位于所述电连接层靠近所述衬底一侧的所述台阶结构，所述第一沟道层的一端连接所述电连接层，另一端连接所述衬底，所述第二沟道结构贯穿位于所述电连接层背离所述衬底一侧的所述台阶结构，且所述第二沟道结构连接所述电连接层。12.如权利要求11所述的三维存储器的制备方法，其特征在于，“在所述衬底上形成台阶结构、并形成电连接层、第一沟道结构、及第二沟道结构；其中，所述台阶结构内嵌于所述台阶结构，且所...
【专利技术属性】
技术研发人员：杨永刚，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。