半导体结构及其形成方法、膜层沉积方法技术

本发明专利技术涉及一种半导体结构及其形成方法、膜层沉积方法。所述半导体结构的形成方法包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底上的介质层、以及位于所述介质层中的第一通孔；形成包括掺杂元素的隔离层于所述第一通孔的内壁，所述掺杂元素用于增大所述隔离层的致密度。本发明专利技术有助于提高所述半导体结构能够被重复使用的寿命，降低了半导体器件的制造成本，提高了半导体机台的产能。提高了半导体机台的产能。提高了半导体机台的产能。

【技术实现步骤摘要】
半导体结构及其形成方法、膜层沉积方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法、膜层沉积方法。

技术介绍

[0002]随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
[0003]膜层沉积工艺是3D NAND等半导体器件制造过程中重要的工艺步骤之一。当在炉管中对一批次的产品晶圆进行膜层沉积时，为了避免载入效应(Loading Effect)对沉积膜层质量的影响，在炉管中除了放置一批次的产品晶圆，还要放置用于降低载入效应的半导体结构。但是，当前用于降低载入效应的半导体结构的使用寿命较短，而其制造流程较为复杂、制造成本较高，这无疑增大了产品晶圆的膜层沉积成本，降低了半导体机台的产能。
>[0004]因此，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底上的介质层、以及位于所述介质层中的第一通孔；形成包括掺杂元素的隔离层于所述第一通孔的内壁，所述掺杂元素用于增大所述隔离层的致密度。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一通孔为沟道孔；形成基底的具体步骤包括：提供一衬底；形成介质层于所述衬底上，所述介质层包括沿垂直于所述衬底的方向交底堆叠的牺牲层和层间绝缘层；形成贯穿所述介质层的所述沟道孔。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成包括掺杂元素的隔离层于所述第一通孔的内壁的具体步骤包括：传输包括反应气体和掺杂源气体的混合气体至所述第一通孔内，所述反应气体用于形成所述隔离层，所述掺杂源气体用于形成所述掺杂元素。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述掺杂源气体在所述混合气体中所占的体积百分比为1％～30％。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料为结晶材料，所述掺杂元素用于降低所述隔离层的晶粒尺寸。6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料为多晶硅，所述掺杂元素为碳元素。7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层为单层结构；或者，所述隔离层包括沿所述第一通孔的径向方向叠置的多个子隔离层，所述掺杂元素至少能够增大最外层的所述子隔离层的致密度。8.一种半导体结构，其特征在于，包括：基底，所述基底包括衬底、位于所述衬底上的介质层、以及位于所述介质层中的第一通孔；隔离层，覆盖于所述第一通孔的内壁，所述隔离层中包括掺杂元素，所述掺杂元素用于增大所述隔离层的致密度。9.根据权利要求8所述的半导体结构，其特征在于，所述介质层包括沿垂直于所述...

【专利技术属性】
技术研发人员：贾彩艳，沈超，李磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：