一种全碳化硅双面散热模块的封装结构及其封装方法技术

本发明专利技术属于功率半导体模块的封装集成技术领域，公开了一种大功率全碳化硅模块的封装结构及封装方法。所述封装结构包括：底层直接覆铜陶瓷(DBC)基板、贴装在底层DBC基板上的碳化硅功率芯片(MOSFET)、驱动电阻、垫片、顶层DBC基板、连接端子。所述的封装结构主功率输入端子采用双端出线，功率引线存在电流流向相反的结构，利用互感抵消了部分功率回路上的寄生电感，并联芯片换流回路寄生电感更加均衡；上下面均可装配散热器，为功率芯片提供上下平行的两个散热路径，减小了芯片热阻；驱动回路采用Kelvin结构，减小了共源电感对驱动信号的影响，增强了驱动信号稳定性。所述的封装方法，为该封装结构提供了可靠的加工方法，使得该封装结构得以实现。结构得以实现。结构得以实现。

【技术实现步骤摘要】
一种全碳化硅双面散热模块的封装结构及其封装方法


[0001]本专利技术属于功率半导体模块的封装集成
，更具体地，涉及一种全碳化硅双面散热模块的封装结构及其封装方法。

技术介绍

[0002]电力电子系统的迅速迭代发展对电力电子器件的性能有了更高的要求，传统的Si器件性能已经基本达到其物理极限，因此迫切需要发展新型半导体材料器件作为替代品。为了进一步提高其开关特性和导通特性，宽禁带半导体(WBG)逐渐进入人们的视野。在相同的条件下，宽禁带半导体材料器件拥有比传统Si器件更高的击穿电压、更高的导通电流、更高的工作温度、更高的开关速度以及更低的开关损耗。
[0003]然而现有的碳化硅分立器件(TO247封装)每个引脚的电感值约4nH，商业大功率碳化硅模块内部的换流回路电感值普遍在15nH以上。较大的寄生电感使得开关器件在开关过程承受较大的电压过冲，并且在暂态过程伴随着电压震荡。除此之外，现有的单个碳化硅芯片通流能力有限，因此在大功率场合一般会采用多芯片并联的方式扩流。然而各个并联芯片的驱动回路寄生电感值存在差异，这将导致在开通/关断过程中流经各个芯片电流分布不均，动态过程不平衡。随着回路电感值的增加，影响愈烈，这大大限制了碳化硅器件/模块在高频场合的应用。
[0004]此外，热性能是评估模块可靠性的重要指标，随着电力电子系统的发展，电力电子模块所需要处理的功率等级不断攀升，随之带来的是产生大量损耗。对于传统的引线键合模块，由于仅能实现单面冷却，散热功率不足，因此难以胜任大功率场合应用。
专利技术内容
[0005]针对相关技术的缺陷，本专利技术的目的在于提供一种低寄生电感、低热阻且各并联功率器件回路寄生参数相对平衡的新型双面散热封装结构及其封装方法，旨在解决现有的碳化硅功率封装内寄生电感大、并联功率器件间寄生参数不平衡导致动态不均以及传统模块散热能力差的问题。
[0006]为实现上述目的，本专利技术的一个方面提供了一种全碳化硅双面散热的封装结构，包括底层DBC基板、碳化硅功率芯片、驱动电阻、垫片、顶层DBC基板、第一散热器和第二散热器；
[0007]所述碳化硅功率芯片和驱动电阻直接贴装于所述底层DBC基板，所述垫片直接焊接于所述顶层DBC基板；
[0008]所述碳化硅功率芯片、驱动电阻和垫片均位于所述顶层DBC基板和底层DBC基板之间；
[0009]所述第一散热器和第二散热器分别装配于所述顶层DBC基板和底层DBC基板的外侧。
[0010]进一步地，所述封装结构还包括：
[0011]连接端子；所述连接端子包括主功率输入端子、主功率输出AC端子和驱动回路端子。
[0012]进一步地，所述主功率输入端子包括两组功率出线端，且所述两组功率出线端关于所述碳化硅功率芯片对称地设置。
[0013]进一步地，所述两组功率出线端关于所述碳化硅功率芯片对称地设置包括：
[0014]当所述碳化硅功率芯片为并联的多个芯片时，所述主功率输入端子包括第一功率出线端和第二功率出线端；其中，所述第一功率出线端到每个芯片的距离之和等于所述第二功率出线端到每个芯片的距离之和。
[0015]进一步地，所述碳化硅功率芯片包括两组碳化硅MOSFET芯片构成半桥电路，各组碳化硅MOSFET芯片之间相互并联分别构成所述半桥电路的上桥臂和下桥臂；
[0016]所述驱动电阻包括上桥臂驱动电阻和下桥臂驱动电阻；
[0017]所述驱动回路端子包括上桥臂源极驱动端子、下桥臂源极驱动端子、上桥臂栅极驱动端子和下桥臂栅极驱动端子；
[0018]所述上桥臂的碳化硅MOSFET芯片的源极通过上桥臂源极键合线引出到底层DBC的相应铜块上，并与所述上桥臂源极驱动端子相连；所述上桥臂的碳化硅MOSFET芯片的栅极通过上桥臂栅极键合线连接到底层DBC的相应铜块上，并与所述上桥臂驱动电阻相连；
[0019]所述下桥臂的碳化硅MOSFET芯片的源极通过下桥臂源极键合线引出到底层DBC的相应铜块上，并与所述下桥臂源极驱动端子相连；所述下桥臂的碳化硅MOSFET芯片的栅极通过下桥臂栅极键合线连接到底层DBC的相应铜块上，并与所述下桥臂驱动电阻相连。
[0020]进一步地，所述顶层DBC基板和底层DBC基板均分为三层结构，上、下层均为金属铜，中间层为氮化铝陶瓷。
[0021]进一步地，所述顶层DBC基板和底层DBC基板均采用无氧铜材料，且表面进行镀镍处理。
[0022]本专利技术的另一方面还提供了一种如上述封装结构的封装方法，包括如下步骤：
[0023]根据所述封装结构制备所述顶层DBC基板和底层DBC基板，并刻蚀出相应的连接面结构；
[0024]在所述底层DBC基板对应的焊接位置均匀涂上焊料一，在所述焊料一上放置所述碳化硅功率芯片，使用夹具进行固定并采用真空回流焊的方法加热烧结；然后采用引线键合工艺将所述碳化硅功率芯片的电极与底层DBC基板的相应铜块进行电连接；
[0025]在所述顶层DBC基板对应的焊接位置均匀涂上焊料二，在所述焊料二上放置所述垫片，使用夹具进行固定并采用真空回流焊的方法加热烧结；
[0026]在所述碳化硅功率芯片的上表面均匀涂上焊料三，在所述焊料三上放置所述顶层DBC基板，再将所述垫片与碳化硅功率芯片的表面对齐，使用夹具固定并采用真空回流焊的方法加热烧结；
[0027]采用焊料四，将所述第一散热器和第二散热器分别焊接于顶层DBC基板、底层DBC基板的外侧，然后将绝缘凝胶注入外壳中，并冷凝至所述绝缘凝胶固化。
[0028]进一步地，所述焊料一、焊料二和焊料三是纳米银材料。
[0029]进一步地，所述焊料四采用Sn63Pb37材料。
[0030]通过本专利技术所构思的以上技术方案，与现有技术相比，能够取得以下有益效果：
[0031](1)本专利技术提供的全碳化硅双面散热封装结构集成上下两层DBC，DBC的内侧金属用于实现功率回路及驱动回路连接，外侧金属用于连接散热器。实现双面散热，对比现在的单面散热模块热性能大大提升。
[0032](2)本专利技术提供的全碳化硅双面散热封装结构中，功率端子DC+与DC-采用双端出线的方式，大大减小了多芯片并联时各开关管功率回路寄生参数不平衡引起的动态不均影响。
[0033](3)本专利技术提供的全碳化硅双面散热封装结构中，各碳化硅MOSFET芯片的驱动回路均采用Kelvin连接，减小共源电感进而减小了功率回路对驱动回路的影响，提高了驱动信号的稳定性。
附图说明
[0034]图1是本专利技术实施例提供的全碳化硅双面散热模块的封装结构的外部结构示意图；
[0035]图2是本专利技术实施例提供的封装结构的内部结构示意图；
[0036]图3是本专利技术实施例提供的封装结构的内部平面示意图；
[0037]图4是本专利技术实施例提供的封装结构的底层DBC基板示意图；
[0038]图5是本专利技术实施例提供的封装结构的顶层DBC基板示意图；...

【技术保护点】

【技术特征摘要】
1.一种全碳化硅双面散热的封装结构，其特征在于，包括底层DBC基板、碳化硅功率芯片、驱动电阻、垫片、顶层DBC基板、第一散热器和第二散热器；所述碳化硅功率芯片和驱动电阻直接贴装于所述底层DBC基板，所述垫片直接焊接于所述顶层DBC基板；所述碳化硅功率芯片、驱动电阻和垫片均位于所述顶层DBC基板和底层DBC基板之间；所述第一散热器和第二散热器分别装配于所述顶层DBC基板和底层DBC基板的外侧。2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：连接端子；所述连接端子包括主功率输入端子、主功率输出AC端子和驱动回路端子。3.如权利要求2所述的封装结构，其特征在于，所述主功率输入端子包括两组功率出线端，且所述两组功率出线端关于所述碳化硅功率芯片对称地设置。4.如权利要求3所述的封装结构，其特征在于，所述两组功率出线端关于所述碳化硅功率芯片对称地设置包括：当所述碳化硅功率芯片为并联的多个芯片时，所述主功率输入端子包括第一功率出线端和第二功率出线端；其中，所述第一功率出线端到每个芯片的距离之和等于所述第二功率出线端到每个芯片的距离之和。5.如权利要求2所述的封装结构，其特征在于，所述碳化硅功率芯片包括两组碳化硅MOSFET芯片构成半桥电路，各组碳化硅MOSFET芯片之间相互并联分别构成所述半桥电路的上桥臂和下桥臂；所述驱动电阻包括上桥臂驱动电阻和下桥臂驱动电阻；所述驱动回路端子包括上桥臂源极驱动端子、下桥臂源极驱动端子、上桥臂栅极驱动端子和下桥臂栅极驱动端子；所述上桥臂的碳化硅MOSFET芯片的源极通过上桥臂源极键合线引出到底层DBC的相应铜块上，并与所述上桥臂源极驱动端子相连；所述上桥臂的碳化硅MOSFET芯片的栅极通过上桥臂栅极键合线连接到底层DBC的相应铜块上，并与所述上桥...

【专利技术属性】
技术研发人员：陈材，鄢义洋，黄志召，刘新民，康勇，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：