半导体器件及其制作方法技术

本公开实施例公开了一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括由第一材料层和第二材料层交替堆叠的堆叠结构，堆叠结构包括平台区和与平台区相邻的台阶区，平台区和台阶区的顶部为第二材料层；形成覆盖平台区上表面和台阶区表面的第三材料层；形成填充台阶区且覆盖平台区的第四材料层；去除平台区上的第三材料层和第四材料层，且保留位于平台区上靠近台阶区的边缘的第三材料层和第四材料层；进行第一次平坦化，第一次平坦化去除凸起的第四材料层，且停留在平台区上表面的第二材料层和第三材料层。该制作方法增大了接触孔的连接窗口，有效避免了平台区边缘处的过磨。区边缘处的过磨。区边缘处的过磨。

【技术实现步骤摘要】
半导体器件及其制作方法
[0001]本公开是针对申请日为2020年11月03日，申请号为202011208819.9，专利技术名称为半导体器件及其制作方法的专利的分案申请。


[0002]本公开实施例涉及一种半导体器件的制作方法，该制作方法增大了接触孔的连接窗口，有效避免了平台区边缘处的过磨。

技术介绍

[0003]半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的
之一。
[0004]存储器是一种广泛使用的半导体器件。为了克服传统的二维存储器在存储容量方面的限制，现代工艺往往采用堆叠存储芯片的方式来实现更高的集成度。例如，可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，在垂直方向上形成立体集成、信号连通的三维(3D)立体器件。三维存储器就是利用这一技术将存储器单元三维地布置在衬底之上，进而实现提高存储器的性能和存储密度的目的。

技术实现思路

[0005]本公开实施例所要解决的技术问题是提供一种半导体器件的制作方法，该制作方法增大了接触孔的连接窗口，有效避免了平台区边缘处的过磨。
[0006]本公开实施例所要解决的技术问题是提供一种半导体器件的制作方法，该制作方法增大了接触孔的连接窗口，有效避免了平台区边缘处的过磨。
[0007]本公开实施例为解决上述技术问题而采用的技术方案是提供一种半导体器件的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括由第一材料层和第二材料层交替堆叠的堆叠结构，所述堆叠结构包括平台区和与所述平台区相邻的台阶区，所述平台区和所述台阶区的顶部为第二材料层；形成覆盖所述平台区上表面和所述台阶区表面的第三材料层；形成填充所述台阶区且覆盖所述平台区的第四材料层；去除所述平台区上的第三材料层和第四材料层，且保留位于所述平台区上靠近所述台阶区的边缘的第三材料层和第四材料层；进行第一次平坦化，所述第一次平坦化去除凸起的第四材料层，且停留在所述平台区上表面的第二材料层和第三材料层。
[0008]在本公开的一实施例中，还包括：去除所述平台区上表面的第三材料层；去除所述平台区顶部的第二材料层以露出第一材料层；以及进行第二次平坦化，所述第二次平坦化去除所述台阶区上的第四材料层的部分厚度，且停留在所述平台区顶部的第一材料层。
[0009]在本公开的一实施例中，所述第二次平坦化同时去除所述平台区顶部的部分第一材料层。
[0010]在本公开的一实施例中，形成覆盖所述平台区上表面和所述台阶区表面的第三材料层的方法包括：形成覆盖所述平台区上表面和所述台阶区表面及侧壁的第三材料层；以
及去除覆盖在所述台阶区侧壁的第三材料层。
[0011]在本公开的一实施例中，所述第一次平坦化同时去除所述平台区上表面远离所述台阶区的边缘的第三材料层及所述平台区上靠近所述台阶区的边缘的第三材料层的一部分。
[0012]在本公开的一实施例中，所述第一材料层包括介质层，所述第二材料层包括伪栅极层。
[0013]在本公开的一实施例中，所述第三材料层的材料包括氮氧化硅、氧化铝、氮化钛中的一种或多种。
[0014]在本公开的一实施例中，所述第四材料层的材料包括氧化硅。
[0015]在本公开的一实施例中，使用化学机械抛光进行所述第一次平坦化，且所述第四材料层相对于所述第三材料层的抛光选择比大于10。
[0016]在本公开的一实施例中，使用干法刻蚀去除所述平台区上表面的第三材料层，且所述第三材料层相对于所述第一材料层和/或所述第二材料层的刻蚀选择比大于10。
[0017]本公开的另一方面提供一种半导体器件，包括：由第一材料层和第二材料层交替堆叠的堆叠结构，所述堆叠结构包括平台区和与所述平台区相邻的台阶区，所述平台区的顶部为第一材料层，所述台阶区的顶部为第二材料层；覆盖所述台阶区表面的第三材料层；以及填充所述台阶区的第四材料层；其中，所述平台区的上表面与所述第四材料层的上表面齐平。
[0018]在本公开的一实施例中，还包括位于所述堆叠结构下的衬底。
[0019]在本公开的一实施例中，所述第一材料层包括介质层，所述第二材料层包括伪栅极层。
[0020]在本公开的一实施例中，所述第三材料层的材料包括氮氧化硅、氧化铝、氮化钛中的一种或多种。
[0021]在本公开的一实施例中，所述第四材料层的材料包括氧化硅。
[0022]本公开明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：
[0023]本公开的半导体器件的制作方法通过形成覆盖半导体结构平台区上表面和台阶区表面的第三材料层，增大了接触孔的连接窗口，有效避免了平台区边缘处的过磨。
附图说明
[0024]为让本公开的上述目的、特征和优点能更明显易懂，以下结合附图对本公开的具体实施方式作详细说明，其中：
[0025]图1和图2是一种半导体器件的制作方法的示意图；
[0026]图3和图4是一种半导体器件的示意图；
[0027]图5是本公开一实施例的一种半导体器件的制作方法的流程图；
[0028]图6至图15是本公开一实施例的一种半导体器件的制作方法的工艺步骤示意图；
[0029]图16是本公开一实施例的一种半导体器件的示意图。
具体实施方式
[0030]为了更清楚地说明本公开的实施例的技术方案，下面将对实施例描述中所需要使
用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本公开的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本公开应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
[0031]在下面的描述中阐述了很多具体细节以便于充分理解本公开，但是本公开还可以采用其它不同于在此描述的其它方式来实施，因此本公开不受下面公开的具体实施例的限制。
[0032]如本公开和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
[0033]除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；堆叠结构，位于所述衬底上，由第一材料层和栅极层交替堆叠形成；所述堆叠结构包括平台区和台阶区；第三材料层，覆盖在所述台阶区的上表面；至少一个接触孔，位于所述台阶区；所述接触孔贯穿所述第三材料层并连接与所述第三材料层相邻的所述栅极层。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第四材料层，位于所述第三材料层上，且覆盖所述台阶区。3.如权利要求2所述的半导体结构，其特征在于，所述接触孔还贯穿所述第四材料层。4.如权利要求1所述的半导体结构，其特征在于，所述接触孔内填充有导电材料；所述栅极层的材料为所述导电材料。5.如权利要求1所述的半导体结构，其特征在于，所述台阶区包括：多个台阶；所述多个台阶由靠近所述平台区到远离所述平台区的方向依次降低。6.如权利要求1所述的半导体结构，其特征在于，所述第三材料层还覆盖所述台阶区外的部分衬底。7.如权利要求1所述的半导体结构，其特征在于，所述第三材料层的材料为氮氧化硅。8.如权利要求1所述的半导体结构，其特征在于，所述第三材料层为氧化铝或氮化钛。9.如权利要求1所述的半导体结构，其特征在于，所述平台区的上表面为第一材料层。10.一种半导体结构的制造方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成堆叠结构，所述堆叠结构由第一材料层和栅极层交替堆叠形成；所述堆叠结构包括平台区和台阶区；在台阶区的上表面形成第三材料层；在所述台阶区形成至少一个接触孔；所述接触孔贯穿所述第三材料层并连接与所述第三材料层相邻的所述栅极层。11.如权利要求10所述的方法，其特征在于，所述方法还包括：形成覆盖所述台阶区的第四材料层；所述第四材料层位于所述第三材料层上。12.如权利要求11所述的方法，其特征在于，在台阶区的上表面形成第三材料层，以及形成覆盖所述台阶区的第四材料层，包括：...

【专利技术属性】
技术研发人员：汤召辉，张磊，周玉婷，乔思，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：