【技术实现步骤摘要】
【国外来华专利技术】半导体器件及其制作方法、NAND存储器件
[0001]本申请涉及半导体器件
，具体涉及一种半导体器件及其制作方法、NAND存储器件。
技术介绍
[0002]随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器件中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND存储器件由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的存储器技术。
[0003]目前，为了提高3D NAND存储器件的存储密度和容量，一般通过垂直堆叠多层存储单元的方式来实现在更小的空间内容纳更高的存储容量。然而，随着3D NAND存储器件中堆叠层数的增加，对CMOS(Complementary Metal
‑
Oxide Semiconductor，互补性氧化金属半导体)工艺要求越来越高，特别是尺寸缩小方面。
[0004]因此，如何在晶体管器件尺寸缩小的同时，提高晶体管器件的性能，是目前亟需解决的问题。
[0005]技术问题
[0006]本申请提供了一种半导体器件及其制作...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体器件的制作方法，其包括：形成衬底，所述衬底包括第一有源区以及位于所述第一有源区周边的隔离区，所述第一有源区包括依次连接的第一源极区、第一沟道区和第一漏极区；在所述隔离区与所述第一沟道区之间形成第一凹槽，所述第一凹槽部分位于所述隔离区中，且不贯穿所述隔离区；形成覆盖所述第一凹槽和所述第一沟道区的第一栅极绝缘层；在所述第一栅极绝缘层上形成第一栅极，所述第一栅极覆盖所述第一沟道区，且填充所述第一凹槽。2.根据权利要求1所述的半导体器件的制作方法，其中，所述在所述隔离区与所述第一沟道区之间形成第一凹槽，具体包括：在所述隔离区与所述第一有源区之间形成环绕所述第一有源区的第一凹槽。3.根据权利要求1所述的半导体器件的制作方法，其中，所述衬底还包括形成于所述隔离区且位于所述第一有源区周边的浅沟槽，所述在所述隔离区与所述第一沟道区之间形成第一凹槽，具体包括：在所述隔离区的所述浅沟槽中形成浅沟槽隔离结构；在所述浅沟槽隔离结构与所述第一沟道区之间形成第一凹槽，所述第一凹槽在垂直于所述衬底的纵向上的深度小于所述浅沟槽隔离结构在所述纵向上的深度。4.根据权利要求1所述的半导体器件的制作方法，其中，所述衬底还包括第二有源区，所述第一有源区和所述第二有源区由所述隔离区分隔开，且所述第二有源区包括依次连接的第二源极区、第二沟道区和第二漏极区，在所述第一栅极绝缘层上形成第一栅极之前，还包括：在所述隔离区与所述第二沟道区之间形成第二凹槽，所述第二凹槽部分位于所述隔离区中，且不贯穿所述隔离区；形成覆盖所述第二凹槽和所述第二沟道区的第二栅极绝缘层，所述第二栅极绝缘层的厚度与所述第一栅极绝缘层的厚度不同。5.根据权利要求4所述的半导体器件的制作方法，其中，在所述形成覆盖所述第二凹槽和所述第二沟道区的第二栅极绝缘层之后，还包括：在所述第二栅极绝缘层上形成第二栅极，所述第二栅极覆盖所述第二沟道区，且填充所述第二凹槽。6.根据权利要求4所述的半导体器件的制作方法，其中，所述第二凹槽在垂直于所述衬底的纵向上的深度小于所述第一凹槽在所述纵向上的深度。7.根据权利要求1所述的半导体器件的制作方法，其中，所述在所述第一栅极绝缘层上形成第一栅极，具体包括：在形成有所述第一栅极绝缘层的所述衬底上形成栅极材料层；刻蚀以去除位于所述第一源极区和所述第一漏极区上的所述栅极材料层、以及位于所述第一源极区和所述第一漏极区周边的所述栅极材料层，以得到第一栅极。8.根据权利要求1所述的半导体器件的制作方法，其中，在所述第一栅极绝缘层上形成第一栅极之后，还包括：在所述第一栅极的侧表面上形成侧墙。
9.一种半导体器件，其包括：衬底，所述衬底包括第一有源区以及位于所述第一有源区周边的隔离区，所述第一有源区包括依次连接的第一源极区、第一沟道区和第一漏极区；位于所述隔离区与所述第一沟道区之间的第一凹槽，所述第一凹槽部分位于所述隔离区中，且不贯穿所述隔离区；覆盖所述第一凹槽和所述第一沟道区的第一栅极绝缘层；位于所述第一栅极绝缘层上第一栅极，所述第一栅极覆盖所述第一沟道区，且填充所述...
【专利技术属性】
技术研发人员：姚兰，华子群，石艳伟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。