本公开涉及包括擦除晶体管的非易失性存储装置。该非易失性存储装置包括位线、源极线、单元沟道结构、栅电极结构、擦除沟道结构和擦除选择线。位线设置在单元区域的第一端部处，并沿第一水平方向布置且沿第二水平方向延伸。源极线设置在单元区域的第二端部处并且沿第二水平方向延伸。单元沟道结构设置在单元区域的单元串区中，并且各自连接在位线和源极线之间。擦除沟道结构设置在单元区域的接触区中，并且各自连接在位线和源极线之间。擦除沟道结构包括擦除晶体管。擦除选择线设置在接触区中以形成擦除晶体管的栅电极。以形成擦除晶体管的栅电极。以形成擦除晶体管的栅电极。
【技术实现步骤摘要】
包括擦除晶体管的非易失性存储装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月13日在韩国知识产权局(KIPO)提交的韩国专利申请No.10
‑
2020
‑
0101695的优先权，通过引用将上述韩国专利申请的主题合并于此。
[0003]本专利技术构思的实施例总体上涉及半导体集成电路，并且更具体地涉及包括擦除晶体管的非易失性存储装置。
技术介绍
[0004]为了增加集成密度，已经开发了在存储单元阵列中竖直地堆叠存储单元的各种竖直存储装置。竖直存储装置通常包括沿竖直方向延伸的沟道结构以及栅电极和围绕沟道结构的绝缘层的交替堆叠的布置。即使许多存储装置的整体尺寸可以通过使用竖直结构来减小，但是所得到的尺寸减小仍会受到与存储单元阵列相关联的外围电路(例如，页面缓冲器)的限制。
技术实现思路
[0005]本专利技术构思的实施例可以提供展现出显著减小的尺寸的非易失性存储装置。
[0006]根据本专利技术构思的特定实施例，一种非易失性存储装置包括：位线，所述位线设置在单元区域的第一端部处，并沿第一水平方向布置且沿第二水平方向延伸；至少一条源极线，所述至少一条源极线设置在所述单元区域的第二端部处并且沿所述第二水平方向延伸；单元沟道结构，所述单元沟道结构设置在所述单元区域的单元串区中，其中，每一个所述单元沟道结构连接在所述位线和所述源极线之间并且包括至少一个串选择晶体管、至少一个接地选择晶体管和存储单元；栅电极结构，所述栅电极结构竖直地堆叠在所述单元串区中，其中，所述栅电极结构包括至少一条串选择线、至少一个接地选择线和字线；擦除沟道结构，所述擦除沟道结构设置在所述单元区域的接触区中，其中，每一个所述擦除沟道结构连接在所述位线和所述源极线之间并且包括擦除晶体管；以及擦除选择线，所述擦除选择线设置在所述接触区中以形成所述擦除晶体管的栅电极。
[0007]根据本专利技术构思的特定实施例，一种具有外围上单元(COP)结构的非易失性存储器包括外围区域和单元区域，所述外围区域包括外围电路，所述单元区域竖直地堆叠在所述外围区域上并且包括存储单元阵列。所述非易失性存储装置还包括：擦除沟道结构，所述擦除沟道结构设置在沿水平方向与所述存储单元阵列相邻的接触区中并且连接在位线和源极线之间，其中，每一个所述擦除沟道结构包括擦除晶体管；以及擦除选择线，所述擦除选择线设置在所述接触区上以形成所述擦除晶体管的栅电极。
[0008]根据本专利技术构思的特定实施例，一种非易失性存储装置包括：第一金属焊盘，所述第一金属焊盘设置在单元区域中；第二金属焊盘，所述第二金属焊盘设置在外围区域中，所述外围区域设置在所述单元区域下方，其中，所述外围区域通过所述第一金属焊盘和所述
第二金属焊盘竖直地连接到所述单元区域；位线，所述位线设置在所述单元区域的第一端部处，并沿第一水平方向布置且沿第二水平方向延伸；至少一条源极线，所述至少一条源极线设置在所述单元区域的第二端部处并且沿所述第二水平方向延伸；单元沟道结构，所述单元沟道结构设置在所述单元区域的单元串区中，并且各自连接在所述位线和所述源极线之间，其中，每一个所述单元沟道结构包括至少一个串选择晶体管、至少一个接地选择晶体管和存储单元；栅电极结构，所述栅电极结构竖直地堆叠在所述单元串区中，其中，所述栅电极结构包括至少一条串选择线、至少一个接地选择线和字线；擦除沟道结构，所述擦除沟道结构设置在所述单元区域的接触区中，其中，每一个所述擦除沟道结构连接在所述位线和所述源极线之间并且包括擦除晶体管；以及擦除选择线，所述擦除选择线设置在所述接触区中以形成所述擦除晶体管的栅电极。
附图说明
[0009]将结合附图描述本专利技术构思的特定实施例。
[0010]图1是示出了根据本专利技术构思的实施例的非易失性存储装置的透视图。
[0011]图2是示出了根据本专利技术构思的实施例的具有外围上单元(COP)结构的非易失性存储装置的透视图。
[0012]图3是示出了根据本专利技术构思的实施例的非易失性存储装置的框图。
[0013]图4是示出了可以被包括在图3的非易失性存储装置中的存储单元阵列结构的框图。
[0014]图5是被包括在图4的存储单元阵列中的存储块BLKi的等效电路图。
[0015]图6是示出了比较示例和根据本专利技术构思的实施例的非易失性存储装置的电路图。
[0016]图7是根据本专利技术构思的实施例的非易失性存储装置的平面图，图8是进一步示出了图7的非易失性存储装置的竖直结构的横截面图，并且图9是示出了包括在图7的非易失性存储装置中的擦除沟道结构的端部的放大横截面图。
[0017]图10是根据本专利技术构思的实施例的非易失性存储装置的平面图，图11是进一步示出了图10的非易失性存储装置的竖直结构的横截面图，并且图12是示出了可以被包括在图10的非易失性存储装置中的各种擦除沟道结构的视图。
[0018]图13是根据本专利技术构思的实施例的非易失性存储装置的平面图，并且图14是进一步示出了图13的非易失性存储装置的竖直结构的横截面图。
[0019]图15是示出了根据本专利技术构思的实施例的另一非易失性存储装置的透视图，并且图16是进一步示出了图15的非易失性存储装置的竖直结构的横截面图。
[0020]图17和图18是示出了根据本专利技术构思的实施例的非易失性存储装置的各自横截面图。
[0021]图19是示出了根据本专利技术构思的实施例的堆叠半导体器件的制造的概念图。
[0022]图20是示出了根据本专利技术构思的实施例的固态盘或固态硬盘(SSD)的框图。
具体实施方式
[0023]在整个书面描述和附图中，同样的附图标记和标签用于指示同样或类似的元件
和/或特征。在整个书面描述中，特定几何术语可以用于强调相对于本专利技术构思的特定实施例的元件、组件和/或特征之间的相对关系。本领域技术人员将认识到，这些几何术语本质上是相对的，在描述关系上是任意的，和/或针对所示的实施例的方面。例如，几何术语可以包括：高度/宽度；竖直/水平；顶/底；较高/较低；较近/较远；较厚/较薄；接近/远离；上方/下方；之下/之上；上/下；中心/侧；围绕；位于
…
上方/位于
…
下方；等等。
[0024]在这方面，竖直方向D3指示与半导体衬底的上表面垂直的方向，并且第一水平方向D1和第二水平方向D2指示与半导体衬底的上表面平行的两个方向。第一水平方向D1和第二水平方向D2可以基本垂直。这里，第一水平方向D1可以被称为第一方向，第二水平方向D2可以被称为第二方向，并且竖直方向D3可以被称为第三方向。附图中箭头所指示的方向和相反的方向可以被认为是相同的方向。
[0025]图1是示出了根据本专利技术构思的实施例的非易失性存储装置1000的横截面图。
[0026]参照图1，非易失性存储装置1000可以包括位线BL、至少一条源极线CSL、单元沟道结构CH、栅电极结构、擦除沟道结构本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种非易失性存储装置，所述非易失性存储装置包括：位线，所述位线设置在单元区域的第一端部处，并沿第一水平方向布置且沿第二水平方向延伸；源极线，所述源极线设置在所述单元区域的第二端部处并且沿所述第二水平方向延伸；单元沟道结构，所述单元沟道结构设置在所述单元区域的单元串区中，其中，每一个所述单元沟道结构连接在所述位线和所述源极线之间并且包括串选择晶体管、接地选择晶体管和存储单元；栅电极结构，所述栅电极结构竖直地堆叠在所述单元串区中，其中，所述栅电极结构包括串选择线、接地选择线和字线；擦除沟道结构，所述擦除沟道结构设置在所述单元区域的接触区中，其中，每一个所述擦除沟道结构连接在所述位线和所述源极线之间并且包括擦除晶体管；以及擦除选择线，所述擦除选择线设置在所述接触区中以形成所述擦除晶体管的栅电极。2.根据权利要求1所述的非易失性存储装置，其中，所述接地选择晶体管和所述擦除晶体管设置在同一高度。3.根据权利要求2所述的非易失性存储装置，其中，所述擦除选择线通过在所述单元串区和所述接触区之间的边界处切割所述接地选择线来提供。4.根据权利要求1所述的非易失性存储装置，其中，所述单元沟道结构在擦除操作期间生成栅极感应漏极泄漏电流，所述栅极感应漏极泄漏电流根据连接到每条位线的所述擦除沟道结构的数目被调整。5.根据权利要求1所述的非易失性存储装置，其中，所述单元沟道结构在擦除操作期间生成栅极感应漏极泄漏电流，并且所述栅极感应漏极泄漏电流根据所述擦除沟道结构的水平横截面面积被调整。6.根据权利要求1所述的非易失性存储装置，其中，每一个所述擦除沟道结构连接到一条位线。7.根据权利要求1所述的非易失性存储装置，其中，至少两个所述擦除沟道结构连接到一条位线。8.根据权利要求1所述的非易失性存储装置，其中，所述单元沟道结构的水平横截面面积等于所述擦除沟道结构的水平横截面面积。9.根据权利要求1所述的非易失性存储装置，其中，所述单元沟道结构的水平横截面面积与所述擦除沟道结构的水平横截面面积不同。10.根据权利要求1所述的非易失性存储装置，其中，所述源极线沿所述第二水平方向不间断地延伸通过所述单元串区到所述接触区，并且公共地连接到所述单元沟道结构和所述擦除沟道结构。11.根据权利要求1所述的非易失性存储装置，其中，所述源极线在所述单元串区和所述接触区之间的边界处被切割，使得所述源极线被划分成第一源极线分段和第二源极线分段。12.根据权利要求11所述的非易失性存储装置，其中，所述第一源极线分段连接到所述单元沟道结构，并且所述第二源极线分段连接到所述擦除沟道结构。
13....
【专利技术属性】
技术研发人员：金灿镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。