竖直存储器件制造技术

技术编号:30678066 阅读:40 留言:0更新日期:2021-11-06 09:07
一种竖直存储器件,包括:栅电极结构、沟道、电荷存储结构和划分图案。栅电极包括在第一方向上彼此间隔开的栅电极。沟道穿过栅电极结构延伸,并且包括第一部分和第一部分之上并且接触第一部分的第二部分。第二部分包括具有比第一部分的上表面的宽度小的宽度的下表面。电荷存储结构覆盖沟道的外侧壁。划分图案在沟道之间沿第二方向延伸,并且包括第一虚设沟道和覆盖第一虚设沟道的侧壁和下表面的第一虚设电荷存储结构。第一虚设沟道包括与沟道的材料相同的材料,并且第一虚设电荷存储结构包括与电荷存储结构相同的材料。与电荷存储结构相同的材料。与电荷存储结构相同的材料。

【技术实现步骤摘要】
竖直存储器件
[0001]相关申请的交叉引用
[0002]本申请要求于2020年4月20日在韩国知识产权局(KIPO)递交的韩国专利申请No.10

2020

0047395的优先权,其全部主题内容据此通过引用并入。


[0003]本专利技术构思总体上涉及半导体存储器件。更具体地,本专利技术构思涉及竖直存储器件。

技术介绍

[0004]在制造竖直NAND(或VNAND)闪存器件的某些方法中,随着沿竖直方向堆叠的栅电极数量的增加,可以通过将模制层划分为下模制层和上模制层来形成用于形成栅电极的模制层。为了形成穿过下模制层和上模制层延伸的沟道,可以穿过下模制层形成下沟道孔,并且可以形成牺牲图案以分别填充下沟道孔。当在下模制层上形成上模制层之后,可以穿过模制层的上部形成用于沿一方向延伸的SSL切割孔,并且可以形成划分图案以填充所述SSL切割孔。可以穿过上模制层形成上沟道孔,以分别显露牺牲图案,并且可以去除所显露的牺牲图案。当所显露的牺牲图案被去除时,所述划分图案的一部分也可以被去除,因此相邻的沟道孔可以彼此连接。因此,相邻的沟道孔中的沟道和/或电荷存储结构可以彼此连接。

技术实现思路

[0005]专利技术构思的实施例提供表现出改进的性能特性的竖直存储器件。
[0006]根据本专利技术构思的一方面,提供了一种竖直存储器,包括:栅电极结构,在衬底上并且包括在第一方向上间隔开的栅电极,沟道,穿过所述栅电极结构延伸并且包括所述衬底上的第一部分和接触所述第一部分的第二部分,其中,所述第二部分包括具有比所述第一部分的上表面的宽度小的宽度的下表面,电荷存储结构,覆盖所述沟道中的每个沟道的外侧壁,以及划分图案,在所述沟道之间沿第二方向延伸,其中,所述划分图案包括第一虚设沟道和覆盖所述第一虚设沟道的侧壁和下表面的第一虚设电荷存储结构。所述第一虚设沟道包括与所述沟道中的每个沟道实质上相同的材料,并且所述第一虚设电荷存储结构包括与所述电荷存储结构实质上相同的材料。
[0007]根据本专利技术构思的一方面,提供了一种竖直存储器,包括:栅电极结构,在衬底上并且包括在第一方向上间隔开的栅电极,沟道,穿过所述栅电极结构延伸并且包括所述衬底上的第一部分和接触所述第一部分的第二部分,其中,所述第二部分包括具有比所述第一部分的上表面的宽度小的宽度的下表面,第一虚设沟道,穿过所述栅电极结构延伸并且与所述沟道间隔开,其中,所述第一虚设沟道包括所述衬底上的第三部分和接触所述第三部分的第四部分,其中,所述第四部分包括具有比所述第三部分的上表面的宽度小的宽度的下表面。所述第一虚设沟道包括与所述沟道中的每个沟道实质上相同的材料,所述第一虚设沟道包括从下表面沿第一方向突出并且最下表面低于所述沟道中的每个沟道的最下
表面的突出部分。
[0008]根据本专利技术构思的一方面,提供了一种竖直存储器,包括:栅电极结构,在衬底上并且包括在第一方向上间隔开的栅电极,沟道,穿过所述栅电极结构延伸并且包括所述衬底上的第一部分和接触所述第一部分的第二部分,其中,所述第二部分包括具有比所述第一部分的上表面的宽度小的宽度的下表面,电荷存储结构,覆盖所述沟道中的每个沟道的外侧壁,第一虚设沟道,穿过所述栅电极结构延伸并且与所述沟道间隔开,其中,所述第一虚设沟道包括所述衬底上的第三部分和接触所述第三部分的第四部分,其中,所述第四部分包括具有比所述第三部分的上表面的宽度小的宽度的下表面,第一虚设电荷存储结构,覆盖所述第一虚设沟道的外侧壁,划分图案,在所述沟道之间沿第二方向延伸并且包括第二虚设沟道,第二虚设电荷存储结构,覆盖所述第二虚设沟道的侧壁和下表面,接触插塞,分别在所述沟道上,以及位线,沿第三方向延伸并且电连接到所述接触插塞。所述第一虚设沟道和所述第二虚设沟道中的每一个包括与所述沟道实质上相同的材料。所述第一虚设电荷存储结构和所述第二虚设电荷存储结构中的每一个包括与所述电荷存储结构实质上相同的材料。所述第二虚设沟道接触所述第一虚设沟道的外上壁,并且所述第二虚设电荷存储结构接触所述第一虚设电荷存储结构的外上壁。
附图说明
[0009]现在将参考附图以一些附加细节来描述本专利技术构思的实施例。
[0010]图1、图3、图6、图9、图12、图15和图18是平面(或俯视)图;
[0011]图2、图4、图5、图7、图8、图10、图13、图16以及图19

图23是沿着线A

A

截取的截面图;以及
[0012]图11、图14、图17和图24是沿着线B

B

截取的截面图。
具体实施方式
[0013]在所有书面的说明和附图中,相似的附图标记表示相似或类似的元件和/或特征。在整个书面描述中,某些几何术语可用于强调关于专利技术构思的某些实施例的元件、组件和/或特征之间的相对关系。本领域技术人员将认识到,这样的几何术语本质上是相对的,在描述性关系上是任意的,和/或针对所示出的实施例的方面。例如,几何术语可以包括:高度/宽度;竖直/水平;顶部/底部;较高/较低;较近/较远;较厚/较薄;接近/远离;上方/下方;在
……
之下/在
……
之上;上/下;中心/侧面;周围;覆于
……
之上/覆于
……
之下;等等。
[0014]例如,在下文中,实质上垂直于衬底的主上表面的方向将被称为第一方向D1,而实质上平行于衬底的上表面的两个相交的方向将分别被称为第二和第三方向D2和D3。然而,本领域技术人员将认识到这样的指示在本质上是任意和相对的。
[0015]如上文提及的,图1至图24包括性地各自示出了制造根据专利技术构思的实施例的竖直存储器件的方法。
[0016]参考图1和图2,牺牲层结构140和支撑层150可以形成在衬底100上。绝缘层160和第四牺牲层170可以在支撑层150上沿第一方向D1交替和重复地形成,以形成第一模制层500。
[0017]衬底100可以包括硅、锗、硅锗等或III

V族化合物例如GaP、GaAs、GaSb等。在一些
实施例中,衬底100可以是绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底。
[0018]牺牲层结构140可以包括依次堆叠的第一、第二和第三牺牲层110、120和130。第一和第三牺牲层110和130可以包括氧化物,例如,氧化硅,并且第二牺牲层120可以包括氮化物,例如,氮化硅。可以穿过牺牲层结构140形成第一凹陷(未示出)以显露衬底100的上表面。
[0019]支撑层150可以包括对于第一、第二和/或第三牺牲层110、120和130具有蚀刻选择性的材料,例如,掺杂有N型杂质的多晶硅。然而,支撑层150通过沉积掺杂有N型杂质的非晶硅层和执行热处理工艺来形成,以包括掺杂有N型杂质的多晶硅。
[0020]支撑层150可以在牺牲层结构140上形成为恒定的厚度,并且通过第一凹陷本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种竖直存储器件,包括:栅电极结构,在衬底上并且包括在第一方向上间隔开的栅电极;沟道,延伸穿过所述栅电极结构并且包括所述衬底上的第一部分和接触所述第一部分的第二部分,其中,所述第二部分包括具有比所述第一部分的上表面的宽度小的宽度的下表面;电荷存储结构,覆盖所述沟道中的每个沟道的外侧壁;以及划分图案,在所述沟道之间沿第二方向延伸,其中,所述划分图案包括第一虚设沟道和覆盖所述第一虚设沟道的侧壁和下表面的第一虚设电荷存储结构,其中,所述第一虚设沟道包括与所述沟道中的每个沟道实质上相同的材料,并且所述第一虚设电荷存储结构包括与所述电荷存储结构实质上相同的材料。2.根据权利要求1所述的竖直存储器件,其中,所述沟道中的每一个和所述第一虚设沟道包括多晶硅,并且所述电荷存储结构和所述第一虚设电荷存储结构中的每一个包括依次堆叠的氧化硅层、氮化硅层和氧化硅层。3.根据权利要求1所述的竖直存储器件,其中,所述沟道中的每个沟道具有类似杯子的形状并且所述第一虚设沟道具有柱形状,并且所述竖直存储器件还包括第一填充图案,所述第一填充图案在由所述沟道中的每个沟道的内壁形成的空间中并且接触所述电荷存储结构的内壁。4.根据权利要求3所述的竖直存储器件,其中,所述划分图案在第三方向上的宽度小于包括所述沟道中的每个沟道在内的结构在所述第三方向上的宽度。5.根据权利要求1所述的竖直存储器件,还包括:第二虚设沟道,延伸穿过所述栅电极结构并且包括所述衬底上的第三部分、接触所述第三部分的第四部分,其中,所述第四部分包括具有比所述第三部分的上表面的宽度小的宽度的下表面;以及第二虚设电荷存储结构,覆盖所述第二虚设沟道的外侧壁,其中,所述第一虚设沟道接触所述第二虚设沟道的外上侧壁,并且所述第一虚设电荷存储结构接触所述第二虚设电荷存储结构的外上侧壁。6.根据权利要求5所述的竖直存储器件,其中,所述第二虚设沟道是沿所述第二方向间隔开的第二虚设沟道中的一个,并且所述第二虚设电荷存储结构是沿所述第二方向间隔开的第二虚设电荷存储结构中的一个,并且所述第一虚设沟道沿所述第二方向在所述第二虚设沟道之间延伸,并且所述第一虚设电荷存储结构沿所述第二方向在所述第二虚设电荷存储结构之间延伸。7.根据权利要求5所述的竖直存储器件,其中,所述第二虚设沟道的最下表面低于所述沟道中的一个沟道的最下表面。8.根据权利要求5所述的竖直存储器件,其中,所述电荷存储结构包括上部和下部,其中,该上部覆盖所述沟道中的一个沟道的外侧壁,并且该下部覆盖所述沟道中的一个沟道的下表面,所述第二虚设电荷存储结构包括上部和下部,其中,该上部覆盖所述第二虚设沟道的外侧壁,并且该下部覆盖所述第二虚设沟道的下表面,并且
所述第二虚设电荷存储结构的最下表面低于所述电荷存储结构的最下表面。9.根据权利要求5所述的竖直存储器件,其中,所述第二虚设沟道具有类似杯子的形状,并且所述竖直存储器件还包括:第二填充图案,在由所述第二虚设沟道的内壁形成的空间中,其中,所述第二填充图案包括与所述第一填充图案实质上相同的材料。10.根据权利要求5所述的竖直存储器件,还包括:接触插塞,分别在所述沟道上;以及位线,沿第三方向延伸并且电连接到所述接触插塞,其中,在所述第二虚设沟道上不形成接触插塞,以不对所述第二虚设沟道施加电信号。11.一种竖直存储器件,包括:栅电极结构,在衬底上并且包括在第一方向上间隔开的栅电极;沟道,延伸穿过所述栅电极结构并且包括所述衬底上的第一部分和接触所述第一部分的第二部分,其中,所述第二部分包括具有比所述第一部分的上表面的宽度小的宽度的下表面;以及第一虚设沟道,穿过所述栅电极结构延伸并且与所述沟道间隔开,其中,所述第一虚设沟道包括所述衬底上的第三部分和接触所述第三部分的第四部分,其中,所述第四部分包括具有比所述第三部分的上表面的宽度小的宽度的下表面,其中,所述第一虚设沟道包括与所述沟道中的每个沟道实质上相同的材料,并且所述第一虚设沟道包括从下表面沿所述第一方向突出的突出部分,并且所述第一虚设沟道的最下表面低于所述沟道中的每个沟道的最下表面。12.根据权利要求11所...

【专利技术属性】
技术研发人员:千志成鲁知艺朴昞坤林珍洙
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1