【技术实现步骤摘要】
存储装置及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月14日向韩国知识产权局提交的、申请号为10
‑
2020
‑
0102788的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。
[0003]本公开的各个实施例总体上涉及一种电子装置，并且更特别地，涉及一种存储装置及操作存储装置的方法。
技术介绍
[0004]存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置以及控制存储器装置的存储器控制器。存储器装置可以被分类为易失性存储器装置和非易失性存储器装置。
[0005]易失性存储器装置可以是仅在向其供电时才存储数据并且在供电中断时会丢失所存储的数据的存储器装置。易失性存储器装置的示例可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0006]非易失性存储器装置可以是即使在供电中断时也可以保留所存储的数据的存储器装置。非易失性存储器...
【技术保护点】
【技术特征摘要】
1.一种存储装置，包括：存储器装置，包括多个顺序区域以及除所述多个顺序区域以外的随机区域，所述多个顺序区域存储与从主机输入的连续逻辑地址相对应的多条数据；缓冲存储器装置，临时存储与从所述主机提供的写入请求相对应的写入数据；以及操作控制器，通过将虚拟数据添加到大小小于所述存储器装置的编程单位大小的所述写入数据来生成组合数据，所述虚拟数据的大小对应于所述写入数据的大小与所述编程单位大小之间的差值；将所述组合数据存储在所述存储器装置中；以及将与被存储在所述存储器装置中的所述组合数据有关的组合数据信息存储在所述缓冲存储器装置中。2.根据权利要求1所述的存储装置，其中：所述多个顺序区域是存储分别对应于逻辑地址组的多条数据的存储区域，并且所述逻辑地址组中的每一个包括连续的逻辑地址。3.根据权利要求1所述的存储装置，其中所述缓冲存储器装置进一步存储：顺序映射表，包括关于分别被存储在所述多个顺序区域中的多条数据的逻辑地址的信息以及写入指针位置信息，所述写入指针位置信息指示关于待分别被存储在所述多个顺序区域中的所述多条数据中的每一条的逻辑地址之中的起始逻辑地址的信息；以及随机映射表，包括关于所述随机区域中存储的数据的逻辑地址的信息。4.根据权利要求3所述的存储装置，其中所述操作控制器基于所述多个顺序区域之中与所述写入请求中的逻辑地址相对应的顺序区域的写入指针位置信息来存储所述组合数据。5.根据权利要求4所述的存储装置，其中对应于与所述写入请求中的逻辑地址相对应的顺序区域的所述写入指针位置信息的逻辑地址和所述组合数据的逻辑地址是连续的地址。6.根据权利要求2所述的存储装置，其中所述组合数据信息包括关于所述多个顺序区域之中的顺序区域的逻辑地址组中包括的逻辑地址之中与所述虚拟数据相对应的逻辑地址的信息，所述顺序区域对应于所述写入请求中的逻辑地址；以及关于存储所述虚拟数据的顺序区域的信息。7.根据权利要求6所述的存储装置，其中所述组合数据信息进一步包括关于所述虚拟数据的大小的信息。8.根据权利要求2所述的存储装置，其中：在所述组合数据已经被存储在所述存储器装置中之后，所述缓冲存储器装置临时存储与从所述主机输入的后续写入请求相对应的后续写入数据，并且所述操作控制器控制所述缓冲存储器装置和所述存储器装置，从而将所述后续写入数据的子数据存储在所述随机区域中，所述子数据的大小对应于所述虚拟数据的大小。9.根据权利要求8所述的存储装置，其中所述操作控制器控制所述缓冲存储器装置和所述存储器装置，从而将所述后续写入数据的其余数据存储在所述多个顺序区域之中与所述后续写入请求中的逻辑地址相对应的顺序区域中，所述其余数据是除所述子数据以外的剩余数据。10.根据权利要求9所述的存储装置，其中所述其余数据的逻辑地址与所述组合数据的逻辑地址之中最后的逻辑地址连续。
11.根据权利要求8所述的存储装置，其中所述操作控制器将关于所述子数据的逻辑地址和物理地址的信息存储在随机映射表中，所述随机映射表包括关于所述随机区域中存储的数据的逻辑地址的信息。12.一种存储装置，包括：存储器装置，包括多个顺序区域以及除所述多个顺序区域以外的随机区域，所述多个顺序区域存储与从主机输入的连续逻辑地址相对应的多条数据...
【专利技术属性】
技术研发人员：吴泰镇，卢正基，梁顺烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。