三维存储器及其制备方法、电子设备技术

本公开提供了一种三维存储器及其制备方法、电子设备，涉及半导体芯片技术领域，旨在解决提高三维存储器的结构稳定性的问题。所述三维存储器包括半导体层、叠层结构、沟道结构、第二介质层以及栅线隔离结构。叠层结构设置在半导体层上，包括交替叠置的第一介质层和栅极层。沟道结构贯穿叠层结构以及半导体层。第二介质层至少部分地设置在栅极层与沟道结构之间。栅线隔离结构贯穿叠层结构以及半导体层。栅线隔离结构包括绝缘隔离部，绝缘隔离部与半导体层接触。导体层接触。导体层接触。

【技术实现步骤摘要】
三维存储器及其制备方法、电子设备


[0001]本公开涉及半导体芯片
，尤其涉及一种三维存储器及其制备方法、电子设备。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0004]如何提升三维存储器制备过程的可靠性，提升三维存储器的结构稳定性是当前亟待解决的问题。

技术实现思路

[0005]本公开的实施例提供一种三维存储器及其制备方法、电子设备，旨在解决提高三维存储器的结构稳定性的问题。
[0006]为达到上述目的，本公开的实施例采用如下技术方案：
[0007]一方面，提供一种三维存储器。所述三维存储器包括第一半导体结构。所述第一半导体结构包括半导体层、叠层结构、沟道结构、第二介质层、以及栅线隔离结构。所述叠层结构设置在所述半导体层上，包括交替叠置的第一介质层和栅极层。所述沟道结构贯穿所述叠层结构以及所述半导体层。所述第二介质层至少部分地设置在所述栅极层与所述沟道结构之间。所述栅线隔离结构贯穿所述叠层结构和所述半导体层，所述栅线隔离结构包括绝缘隔离部，所述绝缘隔离部与所述半导体层接触。
[0008]在一些实施例中，所述第二介质层部分地还设置在所述第一介质层和所述栅极层之间。
[0009]在一些实施例中，所述绝缘隔离部与所述第一介质层的侧面接触。
[0010]在一些实施例中，所述半导体层为多晶硅层；和/或，所述第二介质层包括高介电常数材料。
[0011]在一些实施例中，所述栅极层包括金属化合物层和导体层，所述金属化合物层设置在所述导体层和所述第二介质层之间。
[0012]在一些实施例中，所述三维存储器还包括源极层，所述源极层设置在所述半导体层远离所述叠层结构的一侧，所述沟道结构与所述源极层耦接。
[0013]在一些实施例中，所述沟道结构包括半导体沟道和功能层，所述功能层设置在所述半导体沟道和所述叠层结构之间，所述半导体沟道与所述源极层耦接。所述功能层包括隧穿层和电荷存储层，所述隧穿层设置在所述第二介质层和所述半导体沟道之间，所述电荷存储层设置在所述隧穿层和所述第二介质层之间。其中，所述电荷存储层与所述第二介质层接触，或者，所述功能层还包括阻隔层，所述阻隔层设置在所述电荷存储层和所述第二
介质层之间。
[0014]在一些实施例中，所述栅线隔离结构还包括导电部，所述导电部设置在所述绝缘隔离部内并延伸至所述源极层，所述导电部与所述源极层耦接。
[0015]在一些实施例中，所述三维存储器还包括第二半导体结构，所述第二半导体结构设置在所述第一半导体结构远离所述源极层的一侧。所述第二半导体结构与所述第一半导体结构耦接。
[0016]本公开实施例提供的三维存储器中，栅线隔离结构的绝缘隔离部与半导体层接触。即，绝缘隔离部与半导体层之间不存在第二介质层。由于第二介质层与半导体层的结合较差，当第二介质层与半导体层接触时，且当第二介质层与半导体层之间的界面处存在作用力时，第二介质层与半导体层的界面附近可以形成间隙，该间隙可以减小三维存储器的稳定性。相比于第二介质层，绝缘隔离部与半导体层之间的结合较好，在本公开实施例提供的三维存储器中，由于绝缘隔离部与半导体层接触，二者之间不存在第二介质层，因此，本公开实施例中的三维存储器可以具有更好的结构稳定性。
[0017]又一方面，提供一种三维存储器。所述三维存储器包括叠层结构、沟道结构、第二介质层以及栅线隔离结构。其中，所述叠层结构包括交替叠置的第一介质层和栅极层。所述沟道结构贯穿所述叠层结构。所述第二介质层至少部分地设置在所述栅极层和所述沟道结构之间。所述栅线隔离结构贯穿所述叠层结构，所述栅线隔离结构包括绝缘隔离部，所述绝缘隔离部与所述第一介质层的侧面接触。
[0018]在一些实施例中，所述沟道结构包括半导体沟道和功能层，所述功能层设置在所述半导体沟道和所述叠层结构之间。
[0019]在一些实施例中，所述三维存储器还包括源极层，所述半导体沟道与所述源极层耦接。
[0020]在一些实施例中，所述三维存储器还包括半导体层和源极层。所述半导体层设置在所述源极层和所述叠层结构之间，所述绝缘隔离部与所述半导体层接触，所述半导体沟道与所述源极层耦接。
[0021]本公开实施例提供的三维存储器中，栅线隔离结构的绝缘隔离部与第一介质层的侧面接触。即，绝缘隔离部与第一介质层的侧面之间不存在第二介质层。由于第二介质层与第一介质层的结合较差，当第二介质层与第一介质层的侧面接触时，且当第二介质层与第一介质层的侧面之间的界面处存在作用力时，第二介质层与第一介质层侧面之间可以形成间隙，该间隙可以减小三维存储器的稳定性。相比于第二介质层，绝缘隔离部与第一介质层之间的结合较好，在本公开实施例提供的三维存储器中，由于绝缘隔离部与第一介质层的侧面接触，二者之间不存在第二介质层，因此，本公开实施例中的三维存储器可以具有更好的结构稳定性。
[0022]又一方面，提供一种电子设备，包括上述任一实施例提供的三维存储器。
[0023]又一方面，提供一种三维存储器的制备方法，包括：在衬底上形成半导体层；在所述半导体层远离所述衬底的一侧形成交替叠置的第一介质层和栅极牺牲层；形成贯穿所述交替叠置的第一介质层和栅极牺牲层以及所述半导体层并延伸至所述衬底的沟道结构；形成贯穿所述交替叠置的第一介质层和栅极牺牲层以及所述半导体层并延伸至所述衬底的栅线狭缝；通过所述栅线狭缝去除所述栅极牺牲层，形成牺牲间隙；在所述牺牲间隙和所述
栅线狭缝中形成第二介质层；至少去除所述第二介质层与所述半导体层接触的部分；在所述牺牲间隙内形成栅极层；在所述栅线狭缝内形成栅线隔离结构。
[0024]在一些实施例中，至少去除所述第二介质层与所述半导体层接触的部分包括去除所述第二介质层与所述半导体层接触的部分，以及与所述第一介质层的侧面和/或所述衬底接触的部分。
[0025]在一些实施例中，所述三维存储器的制备方法还包括在至少去除所述第二介质层与所述半导体层接触的部分之前，通过所述栅线狭缝对所述第二介质层进行离子注入处理。
[0026]在一些实施例中，至少去除所述第二介质层与所述半导体层接触的部分包括：通过栅线狭缝对第二介质层进行干法刻蚀处理，以至少去除所述第二介质层与所述半导体层接触的部分。
[0027]在一些实施例中，所述三维存储器的制备方法还包括去除所述衬底。
[0028]在一些实施例中，所述三维存储器的制备方法还包括在衬底上形成半导体的步骤之前，在衬底上形成第三介质层。
[0029]在一些实施例中，沟道结构包括半导体沟道和功能层。去除所述衬底包括去除所述衬底，以暴露所述第三介质层和部分所述功能层。所述三维存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：第一半导体结构，所述第一半导体结构包括：半导体层；叠层结构，设置在所述半导体层上，包括交替叠置的第一介质层和栅极层；沟道结构，贯穿所述叠层结构以及所述半导体层；第二介质层，至少部分地设置在所述栅极层与所述沟道结构之间；栅线隔离结构，贯穿所述叠层结构和所述半导体层，所述栅线隔离结构包括绝缘隔离部，所述绝缘隔离部与所述半导体层接触。2.根据权利要求1所述的三维存储器，其特征在于，所述第二介质层部分地还设置在所述第一介质层和所述栅极层之间。3.根据权利要求1或2所述的三维存储器，其特征在于，所述绝缘隔离部与所述第一介质层的侧面接触。4.根据权利要求1所述的三维存储器，其特征在于，所述半导体层为多晶硅层；和/或所述第二介质层包括高介电常数材料。5.根据权利要求2所述的三维存储器，其特征在于，所述栅极层包括金属化合物层和导体层，所述金属化合物层设置在所述导体层和所述第二介质层之间。6.根据权利要求1所述的三维存储器，其特征在于，还包括：源极层，设置在所述半导体层远离所述叠层结构的一侧，所述沟道结构与所述源极层耦接。7.根据权利要求6所述的三维存储器，其特征在于，所述沟道结构包括：半导体沟道和功能层，所述功能层设置在所述半导体沟道和所述叠层结构之间，所述半导体沟道与所述源极层耦接；所述功能层包括：隧穿层和电荷存储层，所述隧穿层设置在所述第二介质层和所述半导体沟道之间，所述电荷存储层设置在所述隧穿层和所述第二介质层之间；其中，所述电荷存储层与所述第二介质层接触，或者，所述功能层还包括阻隔层，所述阻隔层设置在所述电荷存储层和所述第二介质层之间。8.根据权利要求6所述的三维存储器，其特征在于，所述栅线隔离结构还包括：导电部，所述导电部设置在所述绝缘隔离部内并延伸至所述源极层；；所述导电部与所述源极层耦接。9.根据权利要求6所述的三维存储器，其特征在于，还包括:第二半导体结构，设置在所述第一半导体结构远离所述源极层的一侧；所述第二半导体结构与所述第一半导体结构耦接。10.一种三维存储器，其特征在于，包括：叠层结构，包括交替叠置的第一介质层和栅极层；沟道结构，贯穿所述叠层结构；第二介质层，至少部分设置在所述栅极层与所述沟道结构之间；
栅线隔离结构，贯穿所述叠层结构，所述栅线隔离结构包括绝缘隔离部；所述绝缘隔离部与所述第一介质层的侧面接触。11.根据权利要求10所述的三维存储器，其特征在于，所述沟道结构包括：半导体沟道和功能层，所述功能层设置在所述半导体沟道和所述叠层结构之间。12.根据权利要求11所述的三维存储器，其特征在于，还包括：源极层，所述半导体沟道与所述源极层耦接。13.根据权利要求11所述的三维存储...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：