半导体存储器装置制造方法及图纸

公开了一种半导体存储器装置。所述半导体存储器装置包括：下堆叠结构，在基底上具有下金属线；上堆叠结构，在下堆叠结构上具有上金属线；垂直结构，穿透上堆叠结构和下堆叠结构并且包括沟道层；第一切割线，穿过上堆叠结构和下堆叠结构；上支撑件，位于第一切割线上的凹进中；第二切割线，穿过上堆叠结构和下堆叠结构并且与第一切割线间隔开；子切割线，穿过上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，子切割线位于第一切割线与第二切割线之间，上支撑件的顶表面与子切割线的顶表面共面；以及第一层间绝缘层，围绕上支撑件和子切割线中的每个的侧壁。子切割线中的每个的侧壁。子切割线中的每个的侧壁。

【技术实现步骤摘要】
半导体存储器装置
[0001]于2020年8月7日在韩国知识产权局提交的且题为“半导体存储器装置”的第10
‑
2020
‑
0099300号韩国专利申请通过引用全部包含于此。


[0002]本公开涉及一种半导体存储器装置。

技术介绍

[0003]为了满足消费者对优异性能和低廉价格的需求，期望增加半导体装置的集成密度。在半导体装置中，由于半导体装置的集成密度是决定产品的价格的重要因素，所以特别需要增加集成密度。在二维或平面半导体装置的情况下，由于半导体装置的集成密度主要由单位存储器单元所占据的面积决定，所以半导体装置的集成密度受到精细图案形成技术的水平的极大影响。
[0004]然而，由于图案的小型化需要极高价格的设备，所以二维半导体装置的集成密度已经增加，但仍然受到限制。因此，已经提出了具有三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0005]根据本公开的示例性实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，在基底上沿第一方向延伸并且包括沿竖直方向堆叠的多条下金属线；上堆叠结构，设置在下堆叠结构上并且包括至少一条上金属线；垂直结构，在竖直方向上穿透上堆叠结构和下堆叠结构并且包括沟道层；第一切割线，被构造为切割上堆叠结构和下堆叠结构；上支撑件，设置在形成在第一切割线上的凹进内部；第二切割线，被构造为切割上堆叠结构和下堆叠结构并且在第一方向上与第一切割线间隔开；子切割线，被构造为切割上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，并且设置在第一切割线与第二切割线之间；以及第一层间绝缘层，围绕上支撑件的侧壁和子切割线的侧壁中的每个，其中，上支撑件的顶表面与子切割线的顶表面形成在同一平面上。
[0006]根据本公开的示例性实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，在基底上沿第一方向延伸并且包括沿竖直方向堆叠的下金属线；上堆叠结构，设置在下堆叠结构上并且包括至少一条上金属线；垂直结构，在竖直方向上穿透上堆叠结构和下堆叠结构并且包括沟道层；第一切割线，被构造为切割上堆叠结构和下堆叠结构；第一上支撑件，设置在第一切割线上；第二上支撑件，设置在第一切割线上并且在不同于第一方向的第二方向上与第一上支撑件间隔开；以及子切割线，被构造为切割上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，并且在第一方向上与第一切割线间隔开，其中，第一上支撑件的顶表面与子切割线的顶表面形成在同一平面上。
[0007]根据本公开的示例性实施例，提供了一种半导体存储器装置，所述半导体存储器装置包括：基底；水平导电基底，设置在基底上；下堆叠结构，在水平导电基底上沿第一方向
延伸并且包括沿竖直方向堆叠的多条下金属线；上堆叠结构，设置在下堆叠结构上并且包括至少一条上金属线；垂直结构，在竖直方向上穿透上堆叠结构和下堆叠结构，包括沟道层，并且电连接到水平导电基底；第一切割线，被构造为切割上堆叠结构和下堆叠结构，并且在第一方向上具有第一宽度；第一上支撑件，设置在第一切割线上并且在第一方向上具有比第一宽度大的第二宽度；第二上支撑件，设置在第一切割线上，在第一方向上具有所述第二宽度，并且在不同于第一方向的第二方向上与第一上支撑件间隔开；第二切割线，被构造为切割上堆叠结构和下堆叠结构，并且在第一方向上与第一切割线间隔开；子切割线，被构造为切割上堆叠结构，同时在竖直方向上与垂直结构至少部分地叠置，并且设置在第一切割线与第二切割线之间；第一层间绝缘层，设置在垂直结构上并且围绕第一切割线的侧壁、第二切割线的侧壁和子切割线的侧壁中的每个；第二层间绝缘层，设置在第一层间绝缘层上并且围绕第一上支撑件的侧壁和子切割线的侧壁中的每个；以及位线，在第二层间绝缘层上沿第一方向延伸，其中，第一上支撑件的顶表面与子切割线的顶表面形成在同一平面上，并且其中，第一上支撑件的底表面的至少一部分与第一层间绝缘层的顶表面接触。
附图说明
[0008]通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
[0009]图1是根据一些实施例的半导体存储器装置的示例性电路图；
[0010]图2是根据本公开的一些实施例的半导体存储器装置的布局图；
[0011]图3是沿着图2的线A
‑
A'截取的剖视图；
[0012]图4是图3的区域C的放大图；
[0013]图5和图6是图3的区域D的放大图；
[0014]图7是沿着图2的线B
‑
B'截取的剖视图；
[0015]图8是根据本公开的一些其它实施例的半导体存储器装置的布局图；
[0016]图9是根据本公开的一些其它实施例的半导体存储器装置的布局图；
[0017]图10是根据本公开的一些其它实施例的半导体存储器装置的布局图；
[0018]图11是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0019]图12是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0020]图13是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0021]图14是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0022]图15是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0023]图16是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0024]图17是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置
的剖视图；
[0025]图18是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；
[0026]图19是根据本公开的又一其它实施例的沿着图10的线A
‑
A'的半导体存储器装置的剖视图；以及
[0027]图20至图29是根据本公开的一些实施例的制造半导体存储器装置的方法中的阶段的图。
具体实施方式
[0028]图1是根据一些实施例的半导体存储器装置的示例性电路图。
[0029]参照图1，根据一些实施例的半导体存储器装置的存储器单元阵列可以包括共源极线CSL、多条位线BL0至BL2以及设置在共源极线CSL与位线BL0至BL2之间的多个单元串CSTR。
[0030]多个单元串CSTR可以并联连接到位线BL0至BL2中的每条。多个单元串CSTR可以共同连接到共源极线CSL。也就是说，多个单元串CSTR可以设置在多条位线BL0至BL2与一条共源极线CSL之间。多条共源极线CSL可以二维地布本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：下堆叠结构，在基底上沿第一方向延伸，下堆叠结构包括沿竖直方向堆叠的多条下金属线；上堆叠结构，位于下堆叠结构上，上堆叠结构包括至少一条上金属线；至少一个垂直结构，在竖直方向上穿透上堆叠结构和下堆叠结构，所述至少一个垂直结构包括沟道层；第一切割线，穿过上堆叠结构和下堆叠结构；凹进，位于第一切割线上；上支撑件，位于第一切割线上，上支撑件位于凹进内部；第二切割线，穿过上堆叠结构和下堆叠结构，第二切割线在第一方向上与第一切割线间隔开；至少一条子切割线，穿过上堆叠结构，同时在竖直方向上与所述至少一个垂直结构至少部分地叠置，所述至少一条子切割线位于第一切割线与第二切割线之间，并且上支撑件的顶表面与所述至少一条子切割线的顶表面共面；以及第一层间绝缘层，围绕上支撑件的侧壁和所述至少一条子切割线的侧壁。2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括位于所述至少一个垂直结构的最上面的表面与第一层间绝缘层之间的第二层间绝缘层，其中，第二层间绝缘层围绕第一切割线的侧壁、第二切割线的侧壁和所述至少一条子切割线的侧壁，并且其中，上支撑件的底表面的至少一部分与第二层间绝缘层的顶表面接触。3.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：第三层间绝缘层，位于上支撑件的顶表面和第一层间绝缘层上；以及位线，在第三层间绝缘层上沿第一方向延伸并且在竖直方向上与上支撑件间隔开。4.根据权利要求3所述的半导体存储器装置，其中，所述至少一个垂直结构包括：第一垂直结构，连接到位线；以及第二垂直结构，在竖直方向上与所述至少一条子切割线叠置而不连接到位线。5.根据权利要求1所述的半导体存储器装置，其中：所述至少一个垂直结构包括多个垂直结构，并且所述至少一条子切割线包括：第一子切割线，在第一方向上与第一切割线间隔开；以及第二子切割线，在第一方向上与第一子切割线间隔开，所述多个垂直结构中的至少两个垂直结构在第一子切割线与第二子切割线之间在第一方向上彼此间隔开。6.根据权利要求5所述的半导体存储器装置，其中，所述至少一条子切割线还包括在第一方向上与第二子切割线间隔开的第三子切割线，所述多个垂直结构中的至少两个附加的垂直结构在第二子切割线与第三子切割线之间在第一方向上彼此间隔开。7.根据权利要求1所述的半导体存储器装置，其中，所述至少一条子切割线的底表面位于下堆叠结构与上堆叠结构之间。8.根据权利要求1所述的半导体存储器装置，其中，所述至少一条子切割线的在竖直方向上的高度在5000埃至10000埃的范围内。
9.根据权利要求1所述的半导体存储器装置，其中，所述至少一条子切割线在竖直方向上与沟道层叠置。10.根据权利要求1所述的半导体存储器装置，其中，第一切割线的顶表面的在第一方向上的第一宽度比上支撑件的底表面的在第一方向上的第二宽度小。11.根据权利要求1所述的半导体存储器装置，其中，所述至少一条子切割线的顶表面的在第一方向上的第三宽度比所述至少一个垂直结构的最上面的表面的在第一方向上的第四宽度小。12.根据权利要求1所述的半导体存储器装置，其中，所述至少一条上金属线包括第一上金属线和位于第一上金属线上的第二上金属线。13.根据权利要求12所述的半导体存储器装置，其中：第一上金属线包括第一子上金属线和位于第一子上金属线上的第二子上金属线，并且第二上金属线包括第三子上金属线和位于第三...

【专利技术属性】
技术研发人员：柳孝俊，姜书求，金希锡，安锺善，金森宏治，韩智勳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：