本申请提供一种3D NAND存储器件及其制造方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在栅线隔离缝隙的侧壁形成绝缘层，以在栅线隔离缝隙中形成连接孔，在连接孔中填充金属，以在栅线隔离缝隙中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，本申请通过在栅线隔离缝隙中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。提高存储器件的性能。提高存储器件的性能。
【技术实现步骤摘要】
一种3D NAND存储器件及其制造方法
[0001]本专利技术涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
技术介绍
[0002]NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。
[0003]但是当前的3D NAND存储器件存在存储性能不够优越的情况，不能满足高性能存储的需求。
技术实现思路
[0004]本申请提供一种3D NAND存储器件及其制造方法，能够在3D NAND存储器件中形成足够的接触插塞，提高存储器件的性能。
[0005]本申请实施例提供了一种3D NAND存储器件的制造方法，包括：
[0006]提供衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
[0007]刻蚀所述堆叠层，以在所述堆叠层中形成多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述伪沟道孔贯穿所述堆叠层至所述衬底，相邻两个所述伪沟道孔之间形成有所述栅线隔离缝隙；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
[0008]在所述栅线隔离缝隙的侧壁形成绝缘层，以在所述栅线隔离缝隙中形成连接孔，所述连接孔贯穿所述绝缘层至所述衬底；进行所述连接孔的金属填充。
[0009]可选地，所述栅线隔离缝隙包括第一隔离缝隙和第二隔离缝隙，所述第一隔离缝隙靠近所述存储区域；
[0010]还包括：
[0011]从所述衬底进行刻蚀以形成贯穿所述衬底的接触孔；所述接触孔暴露所述第二隔离缝隙的连接孔内填充的金属；
[0012]进行所述接触孔的金属填充。
[0013]可选地，还包括：
[0014]从所述衬底进行刻蚀以形成贯穿所述衬底的第一隔离通孔；所述第一隔离通孔靠近所述存储区域并暴露所述第一隔离缝隙的连接孔内填充的金属；
[0015]进行所述第一隔离通孔的绝缘材料填充，形成第一深沟槽隔离层。
[0016]可选地，还包括：
[0017]从所述衬底进行刻蚀以形成贯穿所述衬底的第二隔离通孔；所述第二隔离通孔暴露所述伪沟道孔；
[0018]进行所述第二隔离通孔的绝缘材料填充，形成第二深沟槽隔离层。以在所述衬底
中隔离所述相邻两个接触孔。
[0019]可选地，在进行所述接触孔的金属填充之前，还包括：
[0020]沉积绝缘材料；
[0021]去除所述接触孔底部的绝缘材料，保留所述接触孔侧壁的绝缘材料；
[0022]对所述接触孔湿法清洗。
[0023]可选地，所述存储区域的堆叠层中形成有沟道孔，所述沟道孔贯穿所述堆叠层至所述衬底，所述沟道孔内依次形成有存储功能层和沟道层；
[0024]在向所述栅线隔离缝隙中填充绝缘层之前，还包括：
[0025]利用所述栅线隔离缝隙去除所述牺牲层，形成开口；
[0026]在所述开口中形成栅极层。
[0027]可选地，在进行所述连接孔的金属填充之后，还包括：
[0028]在所述堆叠层上形成键合层，所述键合层包括金属键合层；
[0029]所述金属键合层与所述连接孔内的金属电连接。
[0030]本申请实施例提供了一种3D NAND存储器件，包括：
[0031]衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；
[0032]所述堆叠层中形成有多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述伪沟道孔贯穿所述堆叠层至所述衬底，相邻两个所述伪沟道孔之间形成有所述栅线隔离缝隙；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；
[0033]所述栅线隔离缝隙中形成有绝缘层和连接孔；所述连接孔贯穿所述绝缘层至所述衬底；
[0034]所述连接孔内有金属填充。
[0035]可选地，还包括：
[0036]贯穿所述衬底以暴露所述连接孔内金属的接触孔以及贯穿所述衬底的第一隔离接触孔和第二隔离接触孔；
[0037]所述接触孔内有金属填充，所述第一隔离接触孔内形成有第一深沟槽隔离层，所述第二隔离接触孔内形成有第二深沟槽隔离层。
[0038]可选地，还包括：
[0039]所述堆叠层上形成有键合层，所述键合层包括金属键合层；
[0040]所述金属键合层与所述连接孔内的金属电连接。
[0041]本申请实施例提供的3D NAND存储器件及其制造方法，多个存储区域通过伪存储区域进行分隔，刻蚀堆叠层以在伪存储区域中形成多个栅线隔离缝隙和伪沟道孔，通过在栅线隔离缝隙的侧壁形成绝缘层，以在栅线隔离缝隙中形成连接孔，在连接孔中填充金属，以在栅线隔离缝隙中形成接触插塞，最终通过多个接触插塞形成从3D NAND存储器件的一侧表面至相对的另一侧表面的电连接。由此可见，本申请通过在栅线隔离缝隙中形成接触插塞，能够在3D NAND存储器件中形成足够的接触插塞，并且能够避免降低存储区域占据存储器件的面积，提高存储器件的性能。
附图说明
[0042]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0043]图1示出了本申请实施例一种3D NAND存储器件的结构示意图；
[0044]图2示出了本申请实施例一种3D NAND存储器件的制造方法的流程图；
[0045]图3
‑
图6示出了本申请实施例一种3D NAND存储器件的结构示意图；
[0046]图7示出了本申请实施例一种3D NAND存储器件的俯视结构图；
[0047]图8
‑
图12示出了本申请实施例另一种3D NAND存储器件的结构示意图。
具体实施方式
[0048]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
[0049]在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
[0050]其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0051]参考图1所示，3D NAND存储器件多个存储区域100之间仅仅通过栅线隔离结构210和面积较小的伪存储区域200进行隔离区分，这本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种3D NAND存储器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有牺牲层和介质层交替层叠的堆叠层；刻蚀所述堆叠层，以在所述堆叠层中形成多个栅线隔离缝隙和多个伪沟道孔，所述栅线隔离缝隙和所述伪沟道孔贯穿所述堆叠层至所述衬底，相邻两个所述伪沟道孔之间形成有所述栅线隔离缝隙；所述多个栅线隔离缝隙和多个伪沟道孔形成在伪存储区域，所述伪存储区域将所述堆叠层分为多个存储区域；在所述栅线隔离缝隙的侧壁形成绝缘层，以在所述栅线隔离缝隙中形成连接孔，所述连接孔贯穿所述绝缘层至所述衬底；进行所述连接孔的金属填充。2.根据权利要求1所述的制造方法，其特征在于，所述栅线隔离缝隙包括第一隔离缝隙和第二隔离缝隙，所述第一隔离缝隙靠近所述存储区域；还包括：从所述衬底进行刻蚀以形成贯穿所述衬底的接触孔；所述接触孔暴露所述第二隔离缝隙的连接孔内填充的金属；进行所述接触孔的金属填充。3.根据权利要求2所述的制造方法，其特征在于，还包括：从所述衬底进行刻蚀以形成贯穿所述衬底的第一隔离通孔；所述第一隔离通孔靠近所述存储区域并暴露所述第一隔离缝隙的连接孔内填充的金属；进行所述第一隔离通孔的绝缘材料填充，形成第一深沟槽隔离层。4.根据权利要求3所述的制造方法，其特征在于，还包括：从所述衬底进行刻蚀以形成贯穿所述衬底的第二隔离通孔；所述第二隔离通孔暴露所述伪沟道孔；进行所述第二隔离通孔的绝缘材料填充，形成第二深沟槽隔离层。以在所述衬底中隔离所述相邻两个接触孔。5.根据权利要求2所述的制造方法，其特征在于，在进行所述接触孔的金属填充之前，还包括：沉积绝缘材料；去除所述接触孔底部的绝缘...
【专利技术属性】
技术研发人员：陈亮，刘威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。