集成电路、电源电路制造技术

本发明专利技术提供一种能调整集成电路的动作而不使用专用端子的技术。集成电路包括电感器和晶体管，该晶体管控制流过所述电感器的电感器电流，该集成电路对根据输入电压产生目标电平的输出电压的电源电路的所述晶体管进行开关，该集成电路包括：被施加使所述集成电路进行动作的电源电压的第一端子；产生与所述集成电路的动作状态相对应的电压的第二端子；存储电路；基于所述第一端子和第二端子的电平来切换所述集成电路的动作模式的切换电路；在使所述集成电路以写入模式进行动作时将设定信息写入所述存储电路的存储器控制电路；以及在使所述集成电路以测试模式进行动作时，基于存储在所述存储电路中的所述设定信息来进行动作的被设定电路。被设定电路。被设定电路。

【技术实现步骤摘要】
集成电路、电源电路


[0001]本专利技术涉及集成电路及电源电路。

技术介绍

[0002]在控制电源电路的集成电路中，例如有内置存储器(例如EPROM)的集成电路，该存储器存储用于调整集成电路的动作的修整用的数据(例如，专利文献1)。现有技术文献专利文献
[0003]专利文献1：日本专利特开2003－110029号公报

技术实现思路

专利技术所要解决的技术问题
[0004]然而，当集成电路包含存储器时，通常在集成电路中设置用于将数据写入存储器的专用端子。然而，如果使用专用端子(测试端子等)，则集成电路的引脚数量增加。
[0005]本专利技术是鉴于上述现有问题而完成的，其目的在于提供一种不使用专用端子而能够调整集成电路的动作的技术。解决技术问题所采用的技术方案
[0006]解决上述技术问题的本专利技术所涉及的集成电路包括：电感器和晶体管，该晶体管控制流过所述电感器的电感器电流，该集成电路对根据输入电压产生目标电平的输出电压的电源电路的所述晶体管进行开关，该集成电路包括：第一端子，该第一端子被施加有使所述集成电路进行动作的电源电压；第二端子，该第二端子产生与所述集成电路的动作状态相对应的电压；存储电路；切换电路，该切换电路基于所述第一端子和第二端子的电平来切换所述集成电路的动作模式；存储器控制电路，该存储器控制电路在使所述集成电路以写入模式进行动作时，将设定信息写入所述存储电路；以及被设定电路，该被设定电路在使所述集成电路以测试模式进行动作时，基于存储在所述存储电路中的所述设定信息来进行动作。
[0007]解决上述技术问题的本专利技术所涉及的电源电路根据输入电压产生目标电平的输出电压，所述电源电路包括：电感器；晶体管，该晶体管控制流过所述电感器的电感器电流；以及对所述晶体管进行开关的集成电路，所述集成电路包括：第一端子，该第一端子被施加有使所述集成电路进行动作的电源电压；第二端子，该第二端子产生与所述集成电路的动作状态相对应的电压；存储电路；切换电路，该切换电路基于所述第一端子和第二端子的电平来切换所述集成电路的动作模式；存储器控制电路，该存储器控制电路在使所述集成电路以写入模式进行动作时，将设定信息写入所述存储电路；以及被设定电路，该被设定电路在使所述集成电路以测试模式进行动作时，基于存储在所述存储电路中的所述设定信息来进行动作。专利技术效果
[0008]根据本专利技术，能提供一种调整集成电路的动作而不使用专用端子的技术。
附图说明
[0009]图1是示出DC
‑
DC转换器102的结构的一例的图。图2是示出开关控制IC10a的结构的一例的图。图3是示出开关控制IC10b的结构的一例的图。图4是示出设定电路24的结构的一例的图。图5是表示非易失性存储器50的存储器分配的一例的图。图6是示出OCP15的结构的一例的图。图7是示出PGS17、OTP18和MODE19的结构的一例的图。图8是示出开关控制IC10b的动作模式的转换条件的一例的图。图9是示出从写入2模式转换到通常模式的动作的示例的图。图10是示出从写入2模式转换到测试模式的动作的一例的图。图11是示出DC
‑
DC转换器104的结构的一例的图。图12是示出DC
‑
DC转换器105的结构的一例的图。
具体实施方式
[0010]根据本说明书及附图的记载，至少以下事项变得明确。
[0011]＝＝＝＝＝本实施方式＝＝＝＝＝<<<DC
‑
DC转换器102的概要>>>图1是示出本专利技术的一个实施方式的DC
‑
DC转换器102的构成的一例的图。DC
‑
DC转换器102是基于将来自交流电源100的交流电压Vac转换为输入电压Vdc而得到的AC
‑
DC转换器101的输入电压Vdc来驱动负载103的电源电路。具体地，DC
‑
DC转换器102是LLC电流谐振型转换器，用于在负载103上根据输入电压Vdc产生目标电平的输出电压Vout。
[0012]DC
‑
DC转换器102构成为包含电容器110、116、132、电阻111、112、119、NMOS晶体管113、114、变压器115、控制块120、二极管117、118、130、131、恒定电压电路133和发光二极管134。
[0013]电容器110使施加输入电压Vdc的电源线和接地侧的接地线之间的电压稳定，并去除噪声。另外，输入电压Vdc是规定电平的直流电压。
[0014]电阻111、112串联设置在电源线和接地线之间，对输入电压Vdc进行分压，在电阻111、112的连接点处产生电压Vin。
[0015]NMOS晶体管113是高侧的功率晶体管，NMOS晶体管114是低侧的功率晶体管。另外，在本实施方式中，作为开关元件，使用了NMOS晶体管113、114，但例如也可以是PMOS晶体管、双极型晶体管等。
[0016]变压器115包括初级线圈L1、次级线圈L2、L3和辅助线圈L4，初级线圈L1、次级线圈L2、L3和辅助线圈L4之间绝缘。在变压器115中，根据初级侧的初级线圈L1两端的电压的变化，在次级侧的次级线圈L2、L3中产生电压，并且根据次级线圈L2、L3的电压的变化，产生初级侧的辅助线圈L4的电压。
[0017]此外，在初级线圈L1中，NMOS晶体管113的源极和NMOS晶体管114的漏极连接到一
端，NMOS晶体管114的源极经由电容器116连接到另一端。
[0018]因此，当NMOS晶体管113、114的开关开始时，次级线圈L2、L3和辅助线圈L4中的每个的电压改变。另外，初级线圈L1和次级线圈L2、L3以相同的极性电磁耦合，次级线圈L2、L3和辅助线圈L4也以相同的极性电磁耦合。
[0019]电容器116是与初级线圈L1一起构成谐振电路的所谓的谐振用电容器。
[0020]二极管117、118与电阻119一起构成全波整流电路，整流来自交流电源100的交流电压Vac，并将整流电压Vrec施加至开关控制IC10(后述)的VH端子。
[0021]控制块120是用于控制NMOS晶体管113、114的开关的电路块，详细情况在后文中阐述。
[0022]二极管130、131整流次级线圈L2、L3的电压，电容器132对整流后的电压进行滤波。结果，在电容器132中产生滤波后的输出电压Vout。另外，输出电压Vout是目标电平的直流电压。
[0023]恒定电压电路133为生成恒定的直流电压的电路，例如使用分路调节器来构成。
[0024]发光二极管134为发射具有与输出电压Vout和恒定电压电路133的输出之间的差相对应的强度的光的元件，并且与后述的光电晶体管142一起构成光电耦合器。在本实施方式中，当输出电压Vout的电平变高时，来自发光二极管134的光的强度变强本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，该集成电路包括电感器和晶体管，该晶体管控制流过所述电感器的电感器电流，该集成电路对根据输入电压产生目标电平的输出电压的电源电路的所述晶体管进行开关，所述集成电路的特征在于，包括：第一端子，该第一端子被施加有使所述集成电路进行动作的电源电压；第二端子，该第二端子产生有与所述集成电路的动作状态相对应的电压；存储电路；切换电路，该切换电路基于所述第一端子和所述第二端子的电平来切换所述集成电路的动作模式；存储器控制电路，该存储器控制电路在使所述集成电路以所述动作模式中的写入模式进行动作时将设定信息写入所述存储电路；以及被设定电路，该被设定电路在使所述集成电路以所述动作模式中的测试模式进行动作时，基于存储在所述存储电路中的所述设定信息来进行动作。2.如权利要求1所述的集成电路，其特征在于，还包括第三端子，该第三端子被输入有所述设定信息，根据所述晶体管的开关来产生所述电源电压，所述存储器控制电路具有：接收电路，该接收电路在使所述集成电路以所述写入模式进行动作时接收输入到所述第三端子的所述设定信息；以及存储器接口电路，该存储器接口电路将所述接收电路所接收到的所述设定信息写入所述存储电路。3.如权利要求2所述的集成电路，其特征在于，所述存储电路包含寄存器和非易失性存储器，当使所述集成电路以所述写入模式进行动作时，所述存储器接口电路将所述设定信息写入所述寄存器，当使所述集成电路以所述测试模式进行动作时，所述被设定电路基于存储在所述寄存器中的所述设定信息进行动作。4.如权利要求3所述的集成电路，其特征在于，当使所述集成电路以所述动作模式中的通常模式进行动作时，所述被设定电路基于存储在所述存储电路中的所述设定信息进行动作。5.如权利要求4所述的集成电路，其特征在于，当使所述集成电路以所述写入模式进行动作时，所述存储器接口电路将在使所述集成电路以所述通常模式进行动作时的所述设定信息写入所述非易失性存储器，并且当使所述集成电路以所述通常模式进行动作时，所述存储器接口电路将存储在所述非易失性存储器中的所述设定信息写入所述寄存器，当使所述集成电路以所述通常模式进行动作时，所述被设定电路基于存储在所述寄存器中的所述设定信息进行动作。6.如权利要求5所述的集成电路，其特征在于，还包含时钟信号输出电路，当使所述集成电路以所述通常模式进行动作时，该时钟信
号输出电路输出第一时钟信号，并且当使所述集成电路以所述测试模式进行动作时，该时钟信号输出电路输出频率比所述第一时钟信号要高的第二时钟信号，所述被设定电路包含以基于输入的所述第一时钟信...

【专利技术属性】
技术研发人员：小林善则，菅原敬人，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：