高电子迁移率晶体管制造技术

本发明专利技术公开了一种高电子迁移率晶体管，包括：一通道层，设置于一基底上；一阻障层，设置于所述通道层上；一第一化合物半导体层，设置于所述阻障层上；以及，一第二化合物半导体层，设置于所述阻障层和所述第一化合物半导体层之间。其中，所述第一化合物半导体层与所述第二化合物半导体层包括一金属掺质的一浓度分布，该浓度分布于所述第一化合物半导体层具有一第一波峰，且该浓度分布于所述第二化合物半导体层具有一第二波峰。导体层具有一第二波峰。导体层具有一第二波峰。

【技术实现步骤摘要】
高电子迁移率晶体管


[0001]本专利技术涉及半导体装置
，具体涉及一种高电子迁移率晶体管。

技术介绍

[0002]在半导体技术中，III-V族的半导体化合物可用于形成各种集成电路装置，例如：高功率场效应晶体管、高频晶体管或高电子迁移率晶体管(high electron mobility transistor,HEMT)。HEMT属于具有二维电子气(two dimensional electron gas,2-DEG)的一种晶体管，其2-DEG会邻近于能隙不同的两种材料之间的接合面(亦即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载子通道，而是使用2-DEG作为晶体管的载子通道，因此相较于公知的金氧半场效晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率及以高频率传输信号的能力。
[0003]为了使得HEMT在导通状态(on-state)和截止状态(off-state)间被切换，通常会对HEMT的栅极施予正电压或负电压。然而，对于现有的HEMT而言，由于栅极延迟效应(gate-lag)，导致阈值电压(threshold voltage,Vt)通常会随着栅极电压的数值大小而有所变动。举例而言，在导通状态和截止状态所对应的阈值电压偏离度(ΔVt)通常会有所不同，此不利于HEMT的快速切换，因而影响了半导体装置的效能。

技术实现思路

[0004]有鉴于此，有必要提出一种改良的高电子迁移率晶体管，以改善现有的高电子迁移率晶体管所存在的缺陷。
[0005]根据本专利技术的一实施例，提供一种高电子迁移率晶体管，包括：一通道层，设置于一基底上；一阻障层，设置于所述通道层上；一第一化合物半导体层，设置于所述阻障层上；以及，一第二化合物半导体层，设置于所述阻障层和所述第一化合物半导体层之间，其中所述第一化合物半导体层与所述第二化合物半导体层包括一金属掺质的一浓度分布，该浓度分布于所述第一化合物半导体层具有一第一波峰，且该浓度分布于所述第二化合物半导体层具有一第二波峰。
[0006]根据本专利技术的实施例，由于第二化合物半导体层设置于第一化合物半导体层和阻障层之间，藉由在第二化合物半导体层中形成金属掺质的浓度波峰，可以增加第二化合物半导体层的最高价带和阻障层的最高价带(maximum Ev)之间的能障。因此，来自于第一化合物半导体层的空穴便不易被注入至阻障层，因而避免在阻障层中产生捕捉电荷(trapped charge)，进而降低了高电子迁移率晶体管的阈值电压偏离度，并避免了栅极延迟效应。
附图说明
[0007]图1是根据本专利技术一实施例所绘示的高压半导体装置的半导体堆栈层的剖面示意图，其中该半导体堆栈层至少包括第二化合物半导体层；
[0008]图2是本专利技术半导体堆栈层中的掺质浓度和深度间的关系图；
[0009]图3是本专利技术实施例1、2和比较例1的阈值电压偏离值和栅极电压间的关系图；
[0010]图4是根据本专利技术一实施例所绘示的高压半导体装置的半导体堆栈层的剖面示意图，其中该半导体堆栈层至少包括硅盖层；
[0011]图5是根据本专利技术一实施例所绘示的高压半导体装置的半导体堆栈层的剖面示意图，其中该半导体堆栈层至少包括第二化合物半导体层和P型三五族盖层；
[0012]图6是根据本专利技术一实施例所绘示的高压半导体装置的半导体堆栈层的剖面示意图，其中该半导体堆栈层至少包括第二化合物半导体层和P型三五族阻障层；
[0013]图7是根据本专利技术一实施例所绘示的高压半导体装置的半导体堆栈层的剖面示意图，其中该半导体堆栈层至少包括第二化合物半导体层、P型三五族阻障层和P型三五族盖层。
[0014]附图标记说明：100-1、100-2、100-3、100-4、100-5 高电子迁移率晶体管102 基底104 氮化物层106 第一氮化物层108 第二氮化物层110 超晶格层112 第一超晶格层114 第二超晶格层116 高电阻层118 三五族通道层120 三五族阻障层122 第二化合物半导体层124 第一化合物半导体层126 结晶硅化合物半导体层128 P型三五族化合物半导体层130 二维电子气区域132 二维空穴气区域134 P型三五族阻障层210、212、220、222 曲线ΔV1 第一阈值电压偏离度ΔV2 第二阈值电压偏离度V
g1 第一栅极电压V
g2 第二栅极电压D 漏极G 栅极S 源极P 浓度波峰
具体实施方式
[0015]下面结合附图和具体的实施方式对本专利技术作进一步说明。
[0016]本专利技术提供了数个不同的实施例，可用于实现本专利技术的不同特征。为简化说明起见，本专利技术也同时描述了特定构件与布置的实施例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。
[0017]另外，针对本专利技术中所提及的空间相关的叙述词汇，例如：「在...之下」、「低」、「下」、「上方」、「之上」、「下」、「顶」、「底」等类似词汇，为便于叙述，其用法均在于描述附图中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应通过类似的方式予以解释。
[0018]虽然本专利技术使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层及/或区块(section)，但应了解此等元件、部件、区域、层及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层及/或区块与另一个元件、部件、区域、层及/或区块，其本身并不代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序或是制造方法上的顺序。因此，在不背离本专利技术具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层或区块亦可以第二元件、部件、区域、层、或区块之词称之。
[0019]本专利技术中所提及的「约」或「实质上」等类似用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」之含义。
[0020]在本专利技术中，「三五族半导体(group III-V semiconductor)」系指包含至少一III族元素与至少一V族元素的化合物半导体。其中，III族元素可以是硼(B)、铝(Al)、镓(Ga)或铟(In)，而V族元素可以是氮(N)、磷(P)、砷(As)或锑(Sb)。进一步而言，「三五族半导体」可以包括：氮化镓(GaN)、磷化铟(InP)、砷化铝(AlAs)、砷化镓(GaAs)、氮化铝镓(AlGaN)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括：一通道层，设置于一基底上；一阻障层，设置于所述通道层上；一第一化合物半导体层，设置于所述阻障层上；以及，一第二化合物半导体层，设置于所述阻障层和所述第一化合物半导体层之间，其中所述第一化合物半导体层与所述第二化合物半导体层包括一金属掺质的一浓度分布，该浓度分布于所述第一化合物半导体层具有一第一波峰，且该浓度分布于所述第二化合物半导体层具有一第二波峰。2.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述金属掺质为镁、镉、碳或锌。3.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述第一化合物半导体层内的金属掺质浓度大于所述第二化合物半导体层内的金属掺质浓度。4.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述第一波峰的浓度范围为1E19cm-3
至1E20cm-3
，所述第二波峰的浓度范围为9E18cm-3
至2E19cm-3
。5.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述第二波峰的半高宽为5nm至15nm。6.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述通道层为未掺杂的三五族通道层。7.如权利要求1所述的高电子迁移率晶体管，其特征在于：所述通道层中可形成二维电子气区域，且该二维电子气区域邻近于所述通道层和所述阻障层的接面。8.如...

【专利技术属性】
技术研发人员：钒达，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：