电子装置制造方法及图纸

电子装置包括第一氮化物半导体层、第二氮化物半导体层、源极电极、漏极电极、栅极电极、表面状态补偿层以及介电层。第二氮化物半导体层安置在第一氮化物半导体层上，且具有的带隙比第一氮化物半导体层的带隙更大。源极电极、漏极电极以及栅极电极安置在所述第二氮化物半导体层上。表面状态补偿层直接安置在所述第二氮化物半导体层上。介电层安置在表面状态补偿层上，并与表面状态补偿层接触，其中介电层与表面状态补偿层相比，介电层具有较低的介电常数。常数。常数。

【技术实现步骤摘要】
电子装置
本申请是2020年7月8日提交的题为“电子装置和其制造方法”的中国专利申请202080003294.7的分案申请。


[0001]本公开涉及半导体装置，且特定来说，涉及包含高电子迁移率晶体管(HEMT)的半导体装置。

技术介绍

[0002]包含直接带隙的半导体组件，举例来说，包含III
‑
V族材料或III
‑
V族化合物的半导体组件可由于其特性而在各种条件或环境(例如，不同电压或频率)下操作或工作。
[0003]前述半导体组件可包含HEMT、异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)或调制掺杂场效应晶体管(MODFET)。

技术实现思路

[0004]本公开的一些实施例提供一种电子装置。所述电子装置包括第一氮化物半导体层、第二氮化物半导体层、源极电极、漏极电极、栅极电极、表面状态补偿层以及介电层。第二氮化物半导体层安置在第一氮化物半导体层上，且具有的带隙比第一氮化物半导体层的带隙更大。源极电极、漏极电极以及栅极电极安置在所述第二氮化物半导体层上。表面状态补偿层直接安置在所述第二氮化物半导体层上。介电层安置在表面状态补偿层上，并与表面状态补偿层接触，其中介电层与表面状态补偿层相比，介电层具有较低的介电常数。
[0005]本公开的一些实施例提供一种电子装置。所述电子装置包括沟道层、势垒层、多层钝化层以及晶体管。势垒层安置在沟道层上，且具有的带隙比沟道层的带隙更大，从而在邻近于沟道层与势垒层之间的界面处形成二维电子气体。多层钝化层安置在势垒层上，并接触势垒层，其用以减小势垒层的表面状态密度。晶体管安置在势垒层上,并利用二维电子气体作为载流子沟道，其中晶体管包括栅极电极，栅极电极包括相连接的上部部分以及下部部分，上部部分在多层钝化层的最上层表面横向延伸，下部部分在多层钝化层中纵向延伸。
附图说明
[0006]根据参考附图进行的以下详细描述，本公开的各方面将变得更可理解。应注意，各个特征可以不按比例绘制。实际上，为了论述清楚起见，可任意地增大或减小各种特征的尺寸。
[0007]图1A说明根据本公开的一些实施例的电子装置的横截面图。
[0008]图1B说明根据本公开的一些实施例的电子装置的电容。
[0009]图2说明根据本公开的一些实施例的电子装置的横截面图。
[0010]图3说明根据本公开的一些比较实施例的电子装置的横截面图。
[0011]图4A说明根据本公开的一些实施例的用于制造电子装置的方法的步骤。
[0012]图4B说明根据本公开的一些实施例的用于制造电子装置的方法的步骤。
[0013]图4C说明根据本公开的一些实施例的用于制造电子装置的方法的步骤。
[0014]图4D说明根据本公开的一些实施例的用于制造电子装置的方法的步骤。
[0015]图4E说明根据本公开的一些实施例的用于制造电子装置的方法的步骤。
具体实施方式
[0016]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些描述仅仅是实例且并不意图为限制性的。在本公开中，在以下描述中，第一特征形成于第二特征上或上方的描述可包含第一特征和第二特征形成为直接接触的实施例，并且可进一步包含额外特征可形成于第一特征与第二特征之间以使第一特征与第二特征能够不直接接触的实施例。另外，在本公开中，可在实例中重复附图标记和/或字母。此重复是出于简化及清晰的目的，且并不指示所描述的各种实施例和/或配置之间的关系。
[0017]在下文详细描述本公开的实施例。然而，应理解，本公开所提供的多个可适用概念可实施于多个特定环境中。所描述的特定实施例仅仅是说明性的且并不限制本公开的范围。
[0018]图1A说明根据本公开的一些实施例的电子装置1的横截面图。
[0019]参看图1A，电子装置1可包含衬底10和晶体管20。衬底10可以是块状半导体衬底。衬底10可以是硅衬底。替代地，衬底10可包含另一元素半导体，例如锗；或化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，诸如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；以及其组合。衬底10可以是绝缘体上硅(SOI)、外延材料或其它合适的材料。
[0020]晶体管20可包含基于GaN的HEMT。本公开的电子装置可应用于(但不限于)HEMT装置、低电压HEMT装置、高电压HEMT装置和射频(RF)HEMT装置、微波和毫米波功率放大器以及转换开关中。
[0021]晶体管20可包含半导体异质结构层21，所述半导体异质结构层可以是第III族氮化物半导体异质结构层。半导体异质结构层21可以是III
‑
V化合物层。半导体异质结构层21可包含氮化物半导体层211和氮化物半导体层212。
[0022]氮化物半导体层211安置在衬底10上。氮化物半导体层211可邻近于所述衬底。
[0023]氮化物半导体层211可包含III
‑
V族层。氮化物半导体层211可包含(但不限于)第III族氮化物，例如化合物In
x
Al
y
Ga1‑
x
‑
y
N，其中x+y≦1。第III族氮化物进一步包含(但不限于)例如化合物Al
y
Ga
(1
‑
y)
N，其中y≦1。氮化物半导体层211包含氮化镓(GaN)层。GaN具有约3.4V的带隙。氮化物半导体层211的厚度介于(但不限于)约0.5μm到约10μm的范围内。
[0024]氮化物半导体层212安置在氮化物半导体层211上。氮化物半导体层212可邻近于氮化物半导体层211。氮化物半导体层212可包含III
‑
V族层。氮化物半导体层212可包含(但不限于)第III族氮化物，例如化合物In
x
Al
y
Ga1‑
x
‑
y
N，其中x+y≦1。第III族氮化物进一步包含(但不限于)例如化合物Al
y
Ga
(1
‑
y)
N，其中y≦1。氮化物半导体层212的带隙大于氮化物半导体层211的带隙。氮化物半导体层212包含氮化铝镓(AlGaN)层。AlGaN具有约4.0V的带隙。氮化物半导体层212的厚度介于(但不限于)约10nm到约100nm的范围内。
[0025]在晶体管20中，氮化物半导体层211可被称为沟道层，且氮化物半导体层212可被称为势垒层。氮化物半导体层211与氮化物半导体层212之间形成异质结。异质结的极化可在氮化物半导体层211中，在邻近于氮化物半导体层212与氮化物半导体层211之间的界面处形成二维电子气体(2DEG)。2DEG形成于具有相对较小带隙的层中，例如包含GaN的半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子装置，其特征在于，包括：第一氮化物半导体层；第二氮化物半导体层，其安置在所述第一氮化物半导体层上，且具有的带隙比所述第一氮化物半导体层的带隙更大；源极电极、漏极电极以及栅极电极，其安置在所述第二氮化物半导体层上；表面状态补偿层，其直接安置在所述第二氮化物半导体层上；以及介电层，其安置在所述表面状态补偿层上，并与所述表面状态补偿层接触，其中所述介电层与所述表面状态补偿层相比，所述介电层具有较低的介电常数。2.根据权利要求1所述的电子装置，其特征在于，其中所述表面状态补偿层与所述介电层的接触面的位置比所述栅极电极的顶面还低。3.根据权利要求2所述的电子装置，其特征在于，其中所述表面状态补偿层抵靠在所述源极电极、所述漏极电极以及所述栅极电极各自的侧壁上。4.根据权利要求1所述的电子装置，其特征在于，其中所述表面状态补偿层与所述介电层的接触面的位置比所述栅极电极的底面还低。5.根据权利要求4所述的电子装置，其特征在于，其中所述表面状态补偿层与所述介电层的接触面的位置比所述源极电极及所述漏极电极各自的底面还高。6.根据权利要求1所述的电子装置，其特征在于，其中所述介电层的顶面的位置比所述栅极电极的顶面还低。7.根据权利要求1所述的电子装置，其特征在于，其中所述第二氮化物半导体层与所述栅极电极通过所述表面状态补偿层而与彼此分隔，且所述介电层抵靠在所述栅极电极的侧壁上。8.一种电子装置，其特征在于，包括：沟道层；势垒层，其安置在所述沟道层上，且具有的带隙比所述沟道层的带隙更大，从而在邻近于所述沟道层与所述势...

【专利技术属性】
技术研发人员：张安邦，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：