功率IC器件及其制造方法技术

一种功率ＩＣ器件，其中，表层沟道ＣＭＯＳ晶体管和沟槽型功率ＭＯＳ晶体管形成在同一个芯片上，其特征在于：　上述沟槽型功率ＭＯＳ晶体管的源区和上述表层沟道ＣＭＯＳ晶体管的栅极被设置在同一个平面上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种功率IC器件及其制造方法，其中，该功率IC器件 是通过在同 一 个芯片上形成沟槽型功率MOS ( Metal Oxide Semiconductor:金属氧化物半导体)晶体管和CMOS (Complementary Metal Oxide Semiconductor:互补性金属氧化物半导体)晶体管所得到 的IC器件，上述沟槽型功率MOS晶体管主要用于高电压开关、高电流 开关或者作为继电器的负栽开关等，上述高电压开关、高电流开关用于 进行电源供给和电源转换，上述CMOS晶体管例如用于控制上述沟槽型 功率MOS晶体管。这里，"沟槽型功率MOS晶体管"是指，利用在芯片表面形成的沟 槽，换言之，利用从表面起进行刻挖而得到的沟槽所形成的功率MOS 晶体管。另夕卜，"功率IC器件，，是指，由功率MOS晶体管和CMOS晶体管构 成的器件。
技术介绍
功率IC (Integrated Circuit:半导体集成电路)器件由于要进行 功率管理以及功率控制，所以，其由可操作高电流、高电压的功率MOS 晶体管及其控制电路的构成。特别是由于DMOS (Double Diffused Metal Oxide Semiconductor: 双重扩散MOS )晶体管可操作在电源供给和马达控制时所需的高功率， 所以，作为有效的功率MOS晶体管受人瞩目。有关上述功率IC器件，例如，如图7所示，在专利文献1中揭示 了一种由DMOS晶体管和用于控制该DMOS晶体管的CMOS晶体管所 构成的功率IC器件。在上述功率IC器件中，为提高集成效率，换而言之，为更有效地 利用硅晶圆的表面，以沟槽型功率MOS晶体管作为DMOS晶体管等功 率MOS晶体管的方法较为有效。这里，"上述沟槽型功率MOS晶体管，，是指，利用在芯片表面形成的沟槽，换而言之，利用从表面起进行刻挖而得到的沟槽所形成的功率MOS晶体管。该沟槽型功率MOS晶体管，也可适用于这样的结构，即，与专利 文献1中所揭示的器件结构相同的器件结构。也就是说，在相同芯片上 形成沟槽型功率MOS晶体管和用于控制该沟槽型功率MOS晶体管的 COMS晶体管。另夕卜，以沟槽型功率MOS晶体管作为功率MOS晶体管，可以提高 功率IC的集成效率。其理由是由于，较之于DMOS晶体管，沟槽型功 率MOS晶体管在硅晶圓表面所占面积较小。另外，还有其他功率IC器件。其不同于功率MOS晶体管和控制用 CMOS晶体在同一芯片上形成的结构，而是以降低制造成本为目的，例 如，在各个不同的芯片上形成各晶体管后再组装到同 一封装中的结构。专利文献l:美国专刊第4795716号说明书(1989年1月3日专利)
技术实现思路
但是，在现有的功率IC器件以及其制造方法中，各种结构均存在 功率IC器件的制造成本较高这样的问题。具体来说，该问题是由于控制用CMOS晶体管和沟槽型功率MOS 晶体管分别通过不同的制造工序来制造，从而导致功率IC器件的制造 成本增高。该问题不仅发生在各晶体管分别在不同芯片上形成时的情况，同样 也发生在各晶体管在相同芯片上形成时的情况。即，各晶体管虽然在相同的芯片上形成，但在该制造工序中，两晶 体管的形成并没有共通的工序(共通工序)。其原因在于沟槽型功率 MOS晶体管和一般作为控制用CMOS晶体管而利用的表层沟道CMOS 晶体管两者的叠层方法不同。这里，"表层沟道CMOS晶体管"是指，其 沟道电流在平行于芯片表面的方向上流动的CMOS晶体管。本专利技术是鉴于上述课题而开发的，其目的在于，提供一种在同一芯 片上形成沟槽型功率MOS晶体管和表层沟道CMOS晶体管时可降低制 造成本的功率IC器件以及其制造方法。为解决上述课题，本专利技术的功率IC器件是在同一芯片上形成表层 沟道CMOS晶体管和沟槽型功率MOS晶体管的功率IC器件，上述沟槽型功率MOS晶体管的源区和上述表层沟道CMOS晶体管的栅极被设置 在同一平面上。另外，为解决上述课题，本专利技术的功率IC器件的制造方法是在同 一晶圆(Wafer)上形成表层沟道CMOS晶体管和沟槽型功率MOS晶 体管的功率IC器件的制造方法，其特征在于在同一制造工序中形成 上述表层沟道CMOS晶体管的栅板和上述沟槽型功率MOS—晶体管的源 区。另外，为解决上述课题，本专利技术的功率IC器件的制造方法是在同 一晶圆上形成表层沟道CMOS晶体管和沟槽型功率MOS晶体管的功率 IC器件的制造方法，其特征在于在制造上述表层沟道CMOS晶体管 时，在晶圆表面层的不存在沟槽的部分形成与该表面层平行的反转沟 区；在制造上述沟槽型功率MOS晶体管时，在晶圆表面层的一部分形 成沟槽，形成栅区并使其填埋上述沟槽的内部，在上迷沟槽的側壁形成 反转沟区；利用同一个制造工序，在上述表层沟道CMOS晶体管的反转 沟区的上层进一步形成栅极，在晶圆表面层上的上述沟槽型功率MOS 晶体管的上述栅区及反转沟区的上层进一步形成源区。另外，为解决上述课题，本专利技术的功率IC器件是在同一芯片上形 成表层沟道CMOS晶体管和沟槽型功率MOS晶体管，且上述沟槽型功 率MOS晶体管的源区和上述表层沟道CMOS晶体管的栅极形成在同一 层上。另外，为解决上述课题，本专利技术的功率IC器件在同一芯片上形成 表层沟道CMOS晶体管和沟槽MOS晶体管，其特征在于，上述表层沟 道CMOS晶体管包括反转沟区，形成在芯片表面层的不存在沟槽的部 分并且平行于上述芯片表面层；以及栅极，形成在上述反转沟区的上层， 上述沟槽型功率MOS晶体管包括栅区，填埋沟槽的内部而形成，该 沟槽形成于芯片表面层的一部分中；反转沟区，形成于上述沟槽的側壁； 源区，形成在芯片表面层上的上迷栅区及上述反转沟区的上层；以及漏 极，形成在上述芯片的背面层上，上述沟槽型功率MOS晶体管的源区 和表层沟道CMOS晶体管的栅极形成在同一层上。根据上述专利技术，由于表层沟道CMOS晶体管的栅极和沟槽型功率 MOS晶体管的源区是在同一平面、同一层、同一个制造工序中形成的， 所以可减少制造工序，由此可降低功率IC器件的制造成本。因此，在同 一 芯片上形成沟槽型功率MO S晶体管和表层沟道CMOS 晶体管时，能够提供可降低制造成本的功率IC器件以及其制造方法。本专利技术的其他目的、特征和优点在以下的描述中会变得十分明了。 此外，以下参照附图来明确本专利技术的优点。附图说明图1 (a)表示本专利技术的功率IC器件的一个实施方式，是表示功率 IC器件的接续在图4 (d)之后的制造工序的要部剖面图。图1 (b)是表示功率IC器件的接续在图1 (a)之后的制造工序的 要部剖面图。图1 (c)是表示功率IC器件的接续在图1 (b)之后的制造工序的 要部剖面图。图1 (d)是表示功率IC器件的接续在图1(c)之后的制造工序的 要部剖面图。图2是表示功率IC器件构成的要部斜视图。图3 ( a)是表示功率IC器件制造工序中的最初工序的要部剖面图。图3 (b)是表示功率IC器件的接续在上述图3 (a)之后的制造工 序的要部剖面图。图3 (c)是表示功率IC器件的接续在上述图3(b)之后的制造工 序的要部剖面图。图3 (d)是表示功率IC器件的接续在上述图3 (c)之后的制造 工序的要部剖面图。图4 (a)表示上述功率IC器本文档来自技高网...

【技术保护点】
一种功率ＩＣ器件，其中，表层沟道ＣＭＯＳ晶体管和沟槽型功率ＭＯＳ晶体管形成在同一个芯片上，其特征在于：　上述沟槽型功率ＭＯＳ晶体管的源区和上述表层沟道ＣＭＯＳ晶体管的栅极被设置在同一个平面上。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：A·O·阿丹，菊田光洋，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP