用于高电压超结终端的工艺制造技术

本发明专利技术公开了一种制造具有有源区和终端区的半导体器件的方法，其包括：提供具有彼此相反的第一和第二主表面的半导体衬底。该半导体衬底具有有源区和围绕该有源区的终端区。将第一主表面氧化。在终端区中形成第一多个沟槽和第一多个台面。以电介质材料填充终端区中的该第一多个沟槽。在终端区中的第二多个沟槽。以电介质材料填充该第二多个沟槽。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于制造具有终端区的半导体器件的方法，特别 是涉及一种制造具有用于增强器件反向电压阻挡能力的电介质区域的 半导体器件的方法。
技术介绍
由于陈星弼博士的超结器件的专利技术，如美国专利5,216,275中所公 开的，已经有许多尝试以扩展和改进他的专利技术的超结效果。美国专利 6,410,958、 6,300,171和6,307,246是上述努力的实例并通过引用被结 合在此。美国专利6,410,958 (" Usui等人")涉及用于半导体元件的边缘 终端结构以及漂移区。 一种导电类型的半导体主体具有嵌入在至少两 个彼此不同平面中的多个另一种导电类型的区域的边缘区域。在该半 导体元件的有源区的下面，利用底层衬底来连接漂移区。美国专利6,307,246 ( "Nitta等人")公开了一种功率半导体元 件，其具有高电压维持边缘结构，其中许多并行连接的独立部件设置 在单元阵列的许多单元中。在边缘区域中，该半导体元件具有带有被 遮蔽的源区区域的单元。在功率半导体元件的换向(commutation)期 间，遮蔽的源区区域抑制由于不成比例的大的反向电流密度所引起的 寄生双极性晶体管的"导通"。此外，在Nitta等人讨论的
技术实现思路
中， 可以非常容易地产生具有遮蔽的源区区域边缘结构。它表明了参数的 效果并且使得能够大规模生产具有漂移层的超结半导体器件，该漂移 层由在"接通"状态导电且在"断开"状态是耗尽的并行pn层构成。 在n型漂移区中活性杂质的净数量在p型分隔区中活性杂质的净数量的100%到150%的范围之内。另外，n型漂移区以及p型分隔区中任 一个的宽度在另一个区域宽度的94%和106°/。之间的范围之内。美国专利6,300,171 ( "Frisina")公开了一种制造用于高电压半导 体器件的边缘结构的方法，其包括形成第一导电类型的第一半导体层 的第一步骤；在第一半导体层的顶面上形成第一掩模的第二步骤；去 除部分的第一掩模以在该掩模中形成至少一个开口的第三步骤；通过 该至少一个掩模开口在第一半导体层中引入第二导电类型的掺杂剂的 第四步骤；完全地去除第一掩模和在第一半导体层上形成第一导电类 型的第二半导体层的第五步骤；以及使注入第一半导体层的掺杂剂扩 散以在第一和第二半导体层中形成第二导电类型的掺杂区域的第六步 骤。第二步骤至第六步骤重复至少一次以形成最终的边缘结构，其包 括若干叠加的第一导电类型的半导体层和至少两列第二导电类型的掺 杂区域，这些列插入在这些叠加的半导体层中、并且通过随后经由掩 模开口注入的掺杂区域的叠加而形成，邻近高电压半导体器件的列比 远离高电压半导体器件的列更深。期望提供一种制造具有用于增强器件反向电压阻挡能力的高电压 半导体器件的方法。
技术实现思路
简言之，本专利技术包括一种半导体器件以及制造半导体器件的方法。 该半导体器件具有有源区和终端区。制造半导体器件的方法包括提供具有彼此相反的第一和第二主表面的半导体衬底。该半导体衬底在第 二主表面上具有第一导电类型的重掺杂区域，而在第一主表面上具有 第一导电类型的轻掺杂区域。该半导体衬底具有有源区和围绕该有源 区的终端区。将该第一主表面氧化。在终端区中形成第一多个沟槽和 第一多个台面。该第一多个沟槽的每一沟槽从第一主表面向该重掺杂 区域延伸至第一深度位置。以电介质材料来填充在该终端区中的该第 一多个沟槽。在终端区中形成第二多个沟槽。该第二多个沟槽的每一沟槽从第一主表面向重掺杂区域延伸至第二深度位置。以电介质材料 填充该第二多个沟槽。本专利技术还包括一种半导体器件以及制造半导体器件的方法。该半 导体器件具有有源区以及围绕该有源区的终端区。制造该半导体器件的方法包括提供具有彼此相反的第一和第二主表面的半导体衬底。该 半导体衬底在第二主表面上具有第一导电类型的重掺杂区域，而在第 一主表面上具有第一导电类型的轻掺杂区域。在终端区中形成沟槽。 该沟槽从第一主表面向该重掺杂区域延伸至第一深度位置。该沟槽大 于20微米宽，并以氧化物材料填充该沟槽。本专利技术还包括一种半导体器件以及制造半导体器件的方法。该半 导体器件具有有源区以及围绕该有源区的终端区。制造该半导体器件的方法包括提供具有彼此相反的第一和第二主表面的半导体衬底。该 半导体衬底在第二主表面上具有第一导电类型的重掺杂区域，而在第 一主表面上具有第一导电类型的轻掺杂区域。在终端区中形成多个沟 槽和多个台面。该多个沟槽的每一沟槽从第一主表面向该重掺杂区域 延伸至第一深度位置。将终端区中的该多个沟槽氧化，直至该多个台 面被充分转换成氧化物材料。以氧化物填充终端区中的该多个沟槽。本专利技术还包括一种半导体器件以及制造半导体器件的方法。该半 导体器件具有有源区以及围绕该有源区的终端区。制造该半导体器件的方法包括提供具有彼此相反的第一和第二主表面的半导体衬底。该 半导体衬底在第二主表面上具有第一导电类型的重掺杂区域。还提供 具有彼此相反的第一和第二主表面的氧化物衬底。对该氧化物衬底的 第二主表面进行接合/退火至该半导体衬底的第一主表面。在邻近有源 区的氧化物衬底中形成沟槽。该沟槽从氧化物衬底的第一主表面向半 导体衬底的第一主表面延伸。以外延层填充该沟槽。附图说明结合附图可以对本专利技术的前述
技术实现思路
和下述具体实施方式的说 明有更好的理解。为了举例说明本专利技术，附图中示出了目前优选的实 施方式。但是应当理解的是，本专利技术不限于所示出的精确的排列和方 式。附图中图1是具有应用的外延层的半导体衬底的局部截面正视图。 图2是在淀积氧化物层之后图1的部分地形成的半导体器件的局 部截面正视图3是在应用了掩模且执行蚀刻步骤之后图2的部分地形成的半 导体器件的局部截面正视图4是在氧化物淀积填充图中蚀刻的沟槽且将得到的表面平坦化 之后图3的部分地形成的半导体器件的局部截面正视图5是在应用第二掩模且执行蚀刻步骤之后图4的部分地形成的 半导体器件的局部截面正视图图6是在氧化物填充图5中蚀刻的沟槽之后图5的部分地形成的 半导体器件的局部截面正视图7是在表面的平坦化之后图6的部分地形成的半导体器件的局部截面正视图8是在掩模并蚀刻有源区中的沟槽之后图7的部分地形成的半 导体器件的局部截面正视图9是部分地形成的图8的半导体器件的局部截面正视图，示出 了从第一角度将离子注入到有源区中的沟槽侧壁以开始沿台面的深度 方向形成p-n结；图10是图9的部分地形成的半导体器件的局部截面正视图，示 出了将离子注入到与图9中注入的那些相对的沟槽侧壁中，以完成沿 台面的深度方向p-n结的形成；图ll是图IO的部分地形成的半导体器件的顶端平面图，示出了 台面、沟槽以及宽氧化物区域；图12是在以氧化物填充注入沟槽、淀积诸如氮化硅的电介质材料的薄层以减少或防止表面的翘曲，以及表面的平坦化之后，图10的 部分地形成的半导体器件的局部截面正视图13是具有在p-n结的表面上注入的p+掺杂区域的图12的部分 地形成的半导体器件的局部截面正视图14是具有在p+掺杂区域中注入的n+掺杂区域的图13的部分地形成的半导体器件的局部截面正视图15是在其上淀积了栅介质以及栅导体之后图14的部分地形成 的半导体器件的局部截面正视图16是在氧化物淀积覆盖栅导体完成超结半导体器件的形成之 后图15的部本文档来自技高网...

【技术保护点】
一种制造具有有源区和围绕该有源区的终端区的半导体器件的方法，该方法包括：　提供具有彼此相反的第一和第二主表面的半导体衬底，该半导体衬底在第二主表面上具有第一导电类型的重掺杂区，而在第一主表面上具有第一导电类型的轻掺杂区；　在终端区中形成第一多个沟槽和第一多个台面，该第一多个沟槽的每一沟槽从第一主表面向该重掺杂区域延伸至第一深度位置；　以电介质材料填充在有源区外部且与有源区相邻的终端区中的该第一多个沟槽；　在终端区中形成第二多个沟槽，该第二多个沟槽的每一沟槽从第一主表面向重掺杂区域延伸至第二深度位置；以及　以电介质材料填充该第二多个沟槽。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：石甫渊，布赖恩D普拉特，
申请(专利权)人：三维半导体公司，
类型：发明
国别省市：US[美国]